Ingénieur FPGA — Architecture SoC/ASIC & Vérification

Elsys Design; Valence; Sur place; EUR 42 000 - 56 000; Plein temps

Avantages offerts par ce poste

RTT 10 jours par an

Allocation repas / titre restaurant

Mutuelle Santé Famille

Compte Épargne Temps

Participation et Intéressement

Prime de cooptation

Résumé du poste

ELSYS Design recherche un Ingénieur en microélectronique numérique à Valence pour participer au développement d’un système ASIC/SoC. Vous contribuerez à l’architecture, aux spécifications et au design RTL, ainsi qu’aux tests et à l’intégration du flot de vérification.

Profil: diplôme d’ingénieur en électronique, expérience FPGA, maîtrise Git/SVN/ClearCase, et connaissance du cycle en V et des méthodes Agile; intérêt pour la reconnaissance visuelle et anglais technique apprécié. Travail en équipe.

Qualifications

• Maîtrise du flot de développement FPGA.
• Analyse, réutilisation et modification de blocs complexes.
• Gestion de configuration (Git, SVN, ClearCase).
• Méthodologie du cycle en V et Agile.
• Connaissance ou intérêt pour la thématique de reconnaissance visuelle.
• Bonne compréhension en anglais technique (écrit et oral).

Responsabilités

• Définition d’architecture, rédaction de spécifications.
• Choix du partitionnement des fonctions entre programmation logique et microcontrôleur avec pour objectif une performance optimale.
• Intervention sur l’ensemble du flot de Design (description RTL, développement C, tests unitaire, intégration).
• Intervention sur l’ensemble du flot de la Vérification fonctionnelle (plan de test, développement de test, UVM).
• Rédaction documentaire.

Connaissances

FPGA development

Block analysis

Version control

V-Model & Agile

Visual recognition

Technical English

Formation

Diplôme d’ingénieur en électronique

Outils

Git

SVN

ClearCase

Description du poste

ELSYS Design recherche un Ingénieur en microélectronique numérique à Valence pour participer au développement d’un système ASIC/SoC. Vous contribuerez à l’architecture, aux spécifications et au design RTL, ainsi qu’aux tests et à l’intégration du flot de vérification.

Profil: diplôme d’ingénieur en électronique, expérience FPGA, maîtrise Git/SVN/ClearCase, et connaissance du cycle en V et des méthodes Agile; intérêt pour la reconnaissance visuelle et anglais technique apprécié. Travail en équipe.