Architecte Vérification Lead – SoC/ASIC (Hybride)

aquila RH; Grenoble; Hybride; EUR 90 000 - 130 000; Plein temps

Avantages offerts par ce poste

Bonus annuel

Titres-restaurant (60% pris en charge)

Mutuelle d’entreprise (70% prise en en

Télétravail 2 jours/semaine (France)

Résumé du poste

SiPearl cherche un leader vérification ASIC/SoC pour définir l’architecture et piloter le verification flow. Vous encadrerez une équipe d’ingénieurs et collaborerez avec les architectes systèmes, design et logiciel embarqué.

Formation élevée requise et expertise en SystemVerilog/UVM, VHDL/Verilog, C/C++, Python/TCL; leadership avéré dans des projets techniques complexes ; environnement international et opportunités en CDI.

Qualifications

• Minimum 7 à 10 ans d’expérience en vérification ASIC/SoC, dont 3 à 5 ans dans un rôle d’architecte ou de lead.
• Maîtrise de SystemVerilog/UVM, VHDL/Verilog, C/C++, scripts Python/TCL.
• Expérience de gestion d’équipe et pilotage de projets techniques avec leadership.
• Bonne compréhension des architectures SoC et protocoles (AXI, AHB, PCIe, Ethernet…).
• Français courant et anglais professionnel.

Responsabilités

• Définir l’architecture de la plateforme de vérification (UVM/SystemVerilog, C/C++, Python…).
• Développer et maintenir les environnements de test et bancs de vérification.
• Planifier, prioriser et suivre les activités de vérification tout au long du cycle.
• Encadrer et accompagner une équipe d’ingénieurs en vérification.
• Collaborer avec les architectes systèmes et les équipes design et logiciel embarqué.

Connaissances

SystemVerilog/UVM

VHDL/Verilog

C/C++

Python/TCL scripting

Team leadership

Project management

SoC architecture

Communication

Formation

Bac+5 ou Doctorat en électronique

Outils

Synopsys VCS

Cadence Xcelium

Mentor Questa

Description du poste

SiPearl cherche un leader vérification ASIC/SoC pour définir l’architecture et piloter le verification flow. Vous encadrerez une équipe d’ingénieurs et collaborerez avec les architectes systèmes, design et logiciel embarqué.

Formation élevée requise et expertise en SystemVerilog/UVM, VHDL/Verilog, C/C++, Python/TCL; leadership avéré dans des projets techniques complexes ; environnement international et opportunités en CDI.