Ingénieur Vérification SoC/FPGA

Elsys Design

Cesson-Sévigné

Sur place

EUR 35 000 - 50 000

Plein temps

14 jours+
Générateur de candidature

Une candidature complète en une minute — un CV et une lettre de motivation personnalisés, prêts à être envoyés.

Passez les filtres ATS

Avantages offerts par ce poste

10 jours de RTT par an
Allocation repas ou titre restaurant
Mutuelle santé famille
Compteur d’épargne temps
Participation et intéressement
Prime de cooptation jusqu'à 1 500 €
Prime de vacances
Prime transport 200 € net par an

Résumé du poste

ELSYS Design recherche un ingénieur en vérification de circuit intégré numérique à Cesson-Sévigné. Vous participerez à la vérification de projets SoC/FPGA, avec un encadrement technique pour développer vos compétences. Le poste offre un salaire de 35 à 50 K€ annuels.

Vous intégrerez une équipe dynamique où l'innovation est valorisée, avec des avantages comme 10 jours de RTT, allocations repas, et mutuelle santé. Rejoignez-nous pour des défis techniques passionnants dans un environnement bienveillant.

Qualifications

  • BAC +5 en électronique numérique avec expérience en vérification IP ou top level
  • Maitrise de SystemVerilog, C embarqué, VHDL ou Verilog
  • Anglais courant requis

Responsabilités

  • Rédaction des plans de vérification
  • Implémentation des VIPs dans l’environnement de simulation
  • Rédaction des rapports de vérification

Connaissances

Méthodes de vérification SoC SV/UVM
SystemVerilog
C embarqué
VHDL ou Verilog/SystemVerilog
GIT ou équivalent
Anglais courant

Formation

Diplôme ingénieur BAC +5 en électronique numérique

Outils

Jira

Description du poste

Description de l'offre

Contexte et lieu de mission : ELSYS Design recherche un ingénieur en vérification de circuit intégré numérique afin de renforcer son pôle de compétences en place à Cesson‑Sévigné (35). Dans ce contexte, vous participerez à la vérification et validation de projets (dirigés et UVM) sur SoC/FPGA. Salaire compris entre 35 et 50 K€.

Environnement : En participant à l’élaboration de la stratégie de tests, vous aurez l’opportunité d’innover sur des projets ambitieux au sein de notre équipe de vérification. Un accompagnement de notre leader technique vous permettra de monter rapidement en compétences et de prendre pleinement en main vos responsabilités.

Agence de rattachement : Rennes.

Responsabilités
  • Rédaction des plans de vérification
  • Conception de VIPs
  • Implémentation des VIPs dans l’environnement de simulation SystemVerilog
  • Développement de modèles comportementaux en SystemVerilog ou C
  • Implémentation de générateurs de séquences et de testcases dirigés en C ou VHDL
  • Rédaction des rapports de vérification
  • Interactions avec l’équipe design pour prise en charge des bugs fixes et des évolutions fonctionnelles
Profil recherché
  • Diplôme ingénieur BAC +5 en électronique numérique et au moins une première expérience professionnelle en vérification au niveau IP ou top level de SoC/FPGA
  • Maitrise des méthodes de vérification SoC SV/UVM
  • Aisance sur les langages SystemVerilog, ou C embarqué – VHDL ou Verilog/SystemVerilog
  • Maitrise des outils de gestion de configuration (GIT ou équivalent) et ticketing (Jira)
  • Anglais courant (écrit et oral)
  • Capacité à travailler dans différents contextes et à nouer de bonnes relations de travail au sein de l’équipe technique
Avantages salariaux
  • 10 jours de RTT par an
  • Allocation repas ou titre restaurant presque intégralement pris en charge
  • Mutuelle santé famille
  • Compte d’épargne temps
  • Participation et intéressement
  • Prime de cooptation 1 000 ou 1 500 €
  • Prime de vacances
  • Prime transport 200 € net par an et 50 € brut mensuel
Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?

Nous vous invitons à postuler.

Obtenez votre examen gratuit et confidentiel de votre CV.
ou faites glisser et déposez votre fichier ici.
Similar jobs

Postes similaires à comparer

Ingénieur Tech Lead en Vérification SV/UVM
Ingénieur Tech Lead en Vérification SV/UVM

Elsys Design • Rennes

Sur place
EUR 40 000 - 60 000
10 jours de RTT
Allocation repas
Mutuelle santé famille
+3
Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H
Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H

Elsys Design • Valbonne

Sur place
EUR 40 000 - 60 000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+5
Ingénieur Vérification SoC/FPGA – VIP/UVM SystemVerilog
Ingénieur Vérification SoC/FPGA – VIP/UVM SystemVerilog

Elsys Design • Cesson-Sévigné

Sur place
EUR 35 000 - 50 000
10 jours de RTT par an
Allocation repas ou titre restaurant
Mutuelle santé famille
+5
Ingénieur(e) Design FPGA / SoC (H/F)
Ingénieur(e) Design FPGA / SoC (H/F)

Elsys Design • Toulouse

Sur place
EUR 45 000 - 65 000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+4
Ingénieur Design FPGA / SoC (H/F) - Jeune diplômé
Ingénieur Design FPGA / SoC (H/F) - Jeune diplômé

Elsys Design • Cachan

Sur place
EUR 45 000 - 65 000
10 jours RTT
Repas/Titre restaurant
Mutuelle Santé Famille
+4
Ingénieur Intégration & Validation Electronique - H/F
Ingénieur Intégration & Validation Electronique - H/F

Elsys Design • France

Hybride
EUR 48 000 - 72 000
RTT 10 jours
Repas / Titres restaurant
Mutuelle Santé Famille
+4
Ingénieur Design ASIC/FPGA - H/F
Ingénieur Design ASIC/FPGA - H/F

Elsys Design • Rennes

Sur place
EUR 35 000 - 50 000
10 jours de RTT par an
Allocation repas ou Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur en Vérification UVM Cible ASIC / FPGA / SOC F/H
Ingénieur en Vérification UVM Cible ASIC / FPGA / SOC F/H

Elsys Design • Provence-Alpes-Côte d'Azur

Sur place
EUR 45 000 - 65 000
Flex office
Télétravail
Activités sportives et ludiques
Ingénieur validation logiciel embarqué - H/F
Ingénieur validation logiciel embarqué - H/F

Elsys Design • Villeurbanne

Sur place
EUR 47 000 - 62 000
RTT 10 jours/an
Repas ou Titre-restaurant
Mutuelle Santé Famille
+5
ingénieur(e) vérification UVM ASIC F/H - Test, essai, validation, expertise
ingénieur(e) vérification UVM ASIC F/H - Test, essai, validation, expertise

elsys-design • Aix-en-Provence

Sur place
EUR 45 000 - 50 000