Ingénieur Tech Lead en Vérification SV/UVM

Elsys Design

Rennes

Sur place

EUR 40 000 - 60 000

Plein temps

14 jours+
Générateur de candidature

Obtenez une réponse de cet employeur — un CV et une lettre de motivation adaptés exactement à ce qu’il recherche.

Passez les filtres ATS

Avantages offerts par ce poste

10 jours de RTT
Allocation repas
Mutuelle santé famille
Compte épargne temps
Prime de cooptation jusqu'à 1500 €
Prime de transport de 200 € net par an

Résumé du poste

ELSYS Design, basé à Rennes, cherche un ingénieur en vérification SoC pour diriger une nouvelle gamme de produits. Vous serez l'interface technique avec les clients et encadrerez notre équipe d'ingénieurs spécialisés.

Votre rôle inclut la gestion de la qualité des livrables et le mentoring des nouveaux membres. Vous apporterez également votre expertise en SystemVerilog et UVM. Des avantages tels qu'une mutuelle santé famille et une prime de transport sont offerts.

Qualifications

  • Solide expérience professionnelle en vérification IP et SoC.
  • Maîtrise des langages SystemVerilog, C embarqué, VHDL ou Verilog.
  • Capacité à former techniquement les nouveaux membres.

Responsabilités

  • Garantir la qualité des livrables.
  • Gérer les plannings et suivre l'équipe.
  • Apporter un avis d’expert aux ingénieurs.

Connaissances

Vérification IP
SystemVerilog
UVM
C embarqué
Bash
Python
GIT
Anglais courant
Leadership

Formation

Ingénieur(e) en microélectronique

Outils

Jira

Description du poste

Description de l'offre

Notre communauté d’ingénieurs dédiée à la vérification des produits SoC de nos clients est en forte croissance. ELSYS Design recherche un ingénieur pour prendre le lead technique sur la vérification d’une nouvelle gamme de produits (semi‑conducteurs) d’un de nos clients stratégiques.

Vous serez l’interface technique privilégiée des clients et encadrez techniquement nos ingénieurs en Vérification SV/UVM en France et à l’international.

Responsabilités
  • Garantir la qualité des livrables et gérer les plannings.
  • Participer à la qualification des candidats à rejoindre l’équipe.
  • Suivre l’équipe de manière hebdomadaire.
  • Apporter un avis d’expert aux ingénieurs lorsqu’ils en ont besoin.
  • Guidage de l’équipe pour mener à bien le projet.
  • Expertise SystemVerilog/UVM aux niveaux bloc, subsystem et top, ainsi que Langage C et scripting (Bash, Python).
  • Participer activement à la création des plans de test, du testbench et des tests.
  • Intégrer les différents travaux de l’équipe.
  • Former techniquement les nouveaux membres via la Training Academy.
Profil recherché
  • Ingénieur(e) en microélectronique, avec une solide expérience professionnelle en vérification IP, subsystem et Top‑level SoC.
  • Maîtrise des méthodes de Vérification de SoC UVM.
  • Maîtrise des langages SystemVerilog, C embarqué, VHDL ou Verilog/ SystemVerilog.
  • Maîtrise du scripting (Bash, Python) et de l’environnement UNIX.
  • Maîtrise des outils de gestion de configuration (GIT ou équivalent) et ticketing (Jira).
  • Anglais courant (écrit et oral).
  • Capacité de leadership : partager vos idées, œuvrer pour la réussite de votre équipe avec un esprit collectif, motiver vos collègues et exploiter le plein potentiel de chacun.
Avantages salariaux
  • 10 jours de RTT par an
  • Allocation repas ou titre restaurant presque intégralement pris en charge
  • Mutuelle santé famille
  • Compte épargne temps
  • Participation et intéressement
  • Prime de cooptation de 1000 ou 1500 €
  • Prime de vacances
  • Prime transport de 200 € net par an et 50 € brut mensuel
Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans quatre domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Vous êtes une équipe d’ingénieurs, votre manager sera également issu de la technique. Vous travaillerez sur des projets pertinents, gagneriez une expérience riche et bâtiriez un socle de compétences recherchées.

Vous aimez relever des défis techniques, évoluer dans une ambiance humaine, bienveillante et responsabilisante, intégrer une structure familiale qui bénéficie d’un grand groupe ? Découvrez cette opportunité à Rennes.

Obtenez votre examen gratuit et confidentiel de votre CV.
ou faites glisser et déposez votre fichier ici.
Similar jobs

Postes similaires à comparer

Ingénieur Vérification SoC/FPGA
Ingénieur Vérification SoC/FPGA

Elsys Design • Cesson-Sévigné

Sur place
EUR 35 000 - 50 000
10 jours de RTT par an
Allocation repas ou titre restaurant
Mutuelle santé famille
+5
Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H
Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H

Elsys Design • Valbonne

Sur place
EUR 40 000 - 60 000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+5
Lead Vérification SV/UVM SoC – Responsable Technique
Lead Vérification SV/UVM SoC – Responsable Technique

Elsys Design • Rennes

Sur place
EUR 40 000 - 60 000
10 jours de RTT
Allocation repas
Mutuelle santé famille
+3
Ingénieur en Vérification UVM Cible ASIC / FPGA / SOC F/H
Ingénieur en Vérification UVM Cible ASIC / FPGA / SOC F/H

Elsys Design • Provence-Alpes-Côte d'Azur

Sur place
EUR 45 000 - 65 000
Flex office
Télétravail
Activités sportives et ludiques
ingénieur(e) vérification UVM ASIC F/H - Test, essai, validation, expertise
ingénieur(e) vérification UVM ASIC F/H - Test, essai, validation, expertise

elsys-design • Aix-en-Provence

Sur place
EUR 45 000 - 50 000
Ingénieur validation logiciel embarqué - H/F
Ingénieur validation logiciel embarqué - H/F

Elsys Design • Villeurbanne

Sur place
EUR 47 000 - 62 000
RTT 10 jours/an
Repas ou Titre-restaurant
Mutuelle Santé Famille
+5
Ingénieur Vérification SoC/FPGA – VIP/UVM SystemVerilog
Ingénieur Vérification SoC/FPGA – VIP/UVM SystemVerilog

Elsys Design • Cesson-Sévigné

Sur place
EUR 35 000 - 50 000
10 jours de RTT par an
Allocation repas ou titre restaurant
Mutuelle santé famille
+5
Ingénieur Intégration & Validation Electronique - H/F
Ingénieur Intégration & Validation Electronique - H/F

Elsys Design • France

Hybride
EUR 48 000 - 72 000
RTT 10 jours
Repas / Titres restaurant
Mutuelle Santé Famille
+4
Ingénieur Systèmes – Vérification & Validation (V&V) - Grenoble, France (H/F)
Ingénieur Systèmes – Vérification & Validation (V&V) - Grenoble, France (H/F)

Astek • Grenoble

Sur place
EUR 38 000 - 42 000
Accélérateur d’expérience
Projets passionnants
Parcours sur mesure
+2
Architecte Vérification ASIC/SoC – Lead UVM
Architecte Vérification ASIC/SoC – Lead UVM

Constencia • Valbonne

Sur place
EUR 65 000 - 85 000
Contribuer à des projets à fort impact
Environnement collaboratif, agile et stimulant
Culture de la transparence et de l'excellence technique
+2