Last Mile Semiconductor GmbH: Synthesis and Physical Implementation Engineer Digital Design (m/w/x)

Last Mile Semiconductor GmbH; Dresden; Hybrid; EUR 90.000 - 130.000; Vollzeit

Benefits dieser Stelle

Hybrides Arbeiten

Flexible Arbeitszeiten

Moderne Hardware

Fitnessstudio im Gebäude

Betriebliche Altersvorsorge

Team-Events

Zusammenfassung

Last Mile Semiconductor GmbH in Dresden sucht eine erfahrene Fachperson für Synthesis und Physical Implementation, um den digitalen Implementierungsfluss von RTL bis Tape-out-Vorbereitung zu betreuen.

Sie lösen Timing-Herausforderungen, arbeiten eng mit RTL-, SoC-Architektur-, Verifikation- und Physical-Design-Teams zusammen und bauen nachhaltige automatisierte Flows auf. Kommunikation in Englisch wird erwartet.

Qualifikationen

• Abgeschlossenes Studium der Elektrotechnik, Mikroelektronik, Computer Engineering, Informatik oder eine vergleichbare Qualifikation.
• Seniorige, eigenständige Berufserfahrung im ASIC-Backend, Synthese, Physical Implementation, Digital Backend oder ähnlichen Bereichen; mind. 7 Jahre.
• Fundiertes Verständnis des RTL-to-Gate- und RTL-to-Layout-Flows sowie ASIC-Synthese und -Implementation.
• Gute Kenntnisse in Synthese, Timing-Constraints, Static-Timing-Analyse und Designoptimierung.
• Englische Kenntnisse mindestens B2; Deutschkenntnisse sind ein Plus.

Aufgaben

• Entwicklung und Pflege des digitalen Implementierungsflusses von RTL über Synthese bis zur physischen Realisierung.
• Durchführung von Logiksynthesen inklusive Constraint-Setup, Technology Mapping und Netlist-Generierung.
• Erstellung und Optimierung von Timing-, Clock-, Input/Output- und Design-Constraints.
• Unterstützung bei Floorplanning, Placement, Clock-Tree-Synthesis, Routing und Designoptimierung.
• Analyse und Verbesserung von Timing-, Flächen-, Leistungs- und Congestion-Ergebnissen.
• Identifikation und Lösung von Implementierungsproblemen in enger Zusammenarbeit mit RTL, SoC-Architektur, Design Verification und Physical Design.

Kenntnisse

ASIC-Synthese

RTL-Flow

Timing-Analyse

Clocking

Scripting

EDA-Tools

Teamarbeit

Englischkenntnisse

Ausbildung

Abgeschlossenes Studium Elektrotechnik/Mikroelektronik/Informatik

Tools

Synopsys

Cadence

Siemens EDA

Tcl/Python/Perl

Jobbeschreibung

Wir suchen eine erfahrene Persönlichkeit für Synthesis und Physical Implementation, die unser Digital-Design-Team verstärkt und mit uns an der Entwicklung modernster FD-SOI-basierter Systeme arbeitet. In dieser Rolle entwickelst und verbesserst du den digitalen Implementierungsfluss – von RTL über Synthese und Physical Implementation bis hin zur physischen Realisierung und Tape-out-Vorbereitung.

Wenn du komplexe Design- und Timing-Herausforderungen analytisch löst, gerne an der Schnittstelle zwischen RTL, SoC-Architektur, Verifikation, Analog/RF, Mixed-Signal und Layout arbeitest und dabei nachhaltige Flows sowie Automatisierung aufbauen möchtest, bist du bei uns richtig.

Deine Aufgaben:

• Entwicklung und Pflege des digitalen Implementierungsflusses von RTL über Synthese und Physical Implementation bis zur physischen Realisierung.
• Durchführung und Analyse von Logiksynthesen einschließlich Constraint-Setup, Technology Mapping und Netlist-Generierung.
• Erstellung, Pflege und Optimierung von Timing-, Clock-, Input/Output- und Design-Constraints.
• Unterstützung bei Floorplanning, Placement, Clock-Tree-Synthesis, Routing und Designoptimierung.
• Analyse und Verbesserung von Timing-, Flächen-, Leistungs- und Congestion-Ergebnissen.
• Identifikation und Lösung von Implementierungsproblemen in enger Zusammenarbeit mit den Teams für RTL, SoC-Architektur, Design Verification und Physical Design.
• Unterstützung bei Static-Timing-Analysen, Signal-Integrity-Analysen und weiteren relevanten Implementierungsprüfungen.
• Vorbereitung und Dokumentation von Übergabedaten für Physical Verification, Sign-off und fertigungsbezogene Aktivitäten.
• Koordination von Implementierungsanforderungen und Schnittstellen mit den Teams für Analog/RF, Mixed-Signal und Layout.
• Unterstützung bei Design-Rule-, Layout-versus-Schematic- und weiteren Physical-Sign-off-Aktivitäten, sofern sie im jeweiligen Projekt anfallen.
• Entwicklung und Pflege von Skripten und Automatisierungen für Synthese-, Implementierungs-, Analyse- und Regression-Flows.
• Dokumentation von Flow-Konfigurationen, Annahmen, Constraints, Ergebnissen, offenen Punkten und Implementierungsrisiken.
• Unterstützung bei Pre-Tape-out-Readiness-Reviews und bei der Vorbereitung von Implementierungs-Deliverables.
• Aufbau und Weiterentwicklung von Know-how, Prozessen und Tooling rund um Synthese und Physical Implementation.
• Kontinuierliche Verbesserung von Implementierungsflows, wiederverwendbaren Skripten, Reporting-Strukturen und Übergabeprozessen.

Dein Profil:

• Abgeschlossenes Studium der Elektrotechnik, Mikroelektronik, Computer Engineering, Informatik oder eine vergleichbare Qualifikation.
• Seniorige, eigenständige Berufserfahrung im ASIC-Backend, in der Synthese, Physical Implementation, Digital Backend oder einem eng verwandten Halbleiter-Designbereich; als Richtwert bringst du mindestens sieben Jahre relevante Erfahrung mit.
• Praktische Erfahrung mit ASIC-Synthese und Physical Implementation sowie ein fundiertes Verständnis des RTL-to-Gate- und RTL-to-Layout-Flows.
• Gute Kenntnisse in Synthese, Timing-Constraints, Static-Timing-Analyse und Designoptimierung.
• Sicheres Verständnis von Clocking, Reset-Verhalten, Timing-Pfaden, Setup- und Hold-Anforderungen sowie Timing Closure.
• Erfahrung mit Skripting für Designautomatisierung und Analysen, zum Beispiel mit Tcl, Python, Perl oder vergleichbaren Sprachen.
• Du kannst Implementierungsreports strukturiert analysieren und Probleme in den Bereichen Timing, Fläche, Leistung, Congestion und Constraints identifizieren.
• Erfahrung mit Floorplanning, Placement, Clock-Tree-Synthesis, Routing, Extraction und Physical Sign-off.
• Erfahrung mit führenden EDA-Tools von Synopsys, Cadence, Siemens EDA oder vergleichbaren Tool-Umgebungen.
• Eine strukturierte, analytische und lösungsorientierte Arbeitsweise sowie ein hohes Maß an Eigenverantwortung.
• Sehr gute Englischkenntnisse auf mindestens B2-Niveau; Deutschkenntnisse sind ein Plus.

Nice-to-have:

• Erfahrung mit erweiterten Timing-Constraints, Clock-Domain-Crossings, Multi-Cycle-Paths und False-Path-Definitionen.
• Kenntnisse in Low-Power-Design, Power Intent, UPF, Multi-Voltage-Domänen oder Power-Analysen.
• Erfahrung mit DRC, LVS, Antenna Checks, Design-Rule-Debugging oder weiteren Physical-Verification-Aktivitäten.
• Erfahrung mit Mixed-Signal-SoCs sowie den Implementierungsanforderungen von Analog-/RF-Schnittstellen und Hard Macros.
• Erfahrung mit ASIC-Tape-out, Foundry-Handover, PDKs, Technologie-Libraries oder Silicon Bring-up.
• Erfahrung mit FPGA-Implementierung oder Prototyping.
• Erfahrung mit automatisierten Regressionen, CI-Umgebungen, Versionsverwaltung und reproduzierbaren Implementierungsflows.
• Kenntnisse in DFT, Scan Insertion, ATPG, Test-Constraints oder Anforderungen an Manufacturing Tests.
• Erfahrung im Aufbau oder in der Verbesserung von Synthese- und Physical-Implementation-Prozessen in einem Start-up- oder Scale-up-Umfeld.

Wir bieten:

Gestaltungsfreiheit & Verantwortung

• Viel Gestaltungsspielraum und echte Ownership statt Micromanagement
• Kurze Entscheidungswege und direkter Einfluss auf strategische Entscheidungen
• Sichtbarer Beitrag zum Erfolg unseres Produkts und Unternehmens
• Die Möglichkeit, eine Schlüsselrolle in einem wachsenden Deep-Tech-Unternehmen einzunehmen
• Mitarbeit an einer Technologie, die die Zukunft drahtloser Kommunikation verändern kann

Benefits

• Arbeitgeberzuschuss zum Deutschlandticket bzw. DVB-Jobticket in Höhe von 55,10 € monatlich
• Alternativ Arbeitgeberzuschuss zum JobRad in Höhe von 54,90 € monatlich
• unbegrenzte kostenlose Fitnessstudionutzung direkt im Gebäude
• Altersvorsorge und Berufsunfähigkeitsversicherung mit Zuschüssen zwischen 100 und 200 € monatlich

Flexibilität & Arbeitsumgebung

• Flexible Arbeitszeiten mit Kernarbeitszeit von 10:00 bis 15:00 Uhr
• Hybrides Arbeiten mit hoher Flexibilität
• Moderne Hardware und professionelle Arbeitsmittel
• Helle, moderne Büroräume in zentraler Lage in Dresden
• Ergonomisch ausgestattete Arbeitsplätze

Team & Kultur

• Ein internationales Team mit flachen Hierarchien und kurzen Kommunikationswegen
• Direkter Austausch mit Geschäftsführung und technischen Entscheidungsträgern
• Kolleginnen und Kollegen, die sich gegenseitig unterstützen und Wissen teilen
• Gemeinsame Mittagspausen und regelmäßige Team-Events
• Eine Unternehmenskultur, in der Eigeninitiative und neue Ideen ausdrücklich erwünscht sind

Schlagworte:

• ASIC
• Mikroelektronik
• EDA
• FPGA
• Synthese
• DECT
• NR+
• Implementation
• Ingenieur
• Engineer
• Dresden
• SoC
• Design
• RF
• Verilog
• VHDL
• Empfehlungsbund

Kurzinfo zum Unternehmen

Wir sind ein Halbleiter-Startup mit Sitz in Dresden, Deutschland - dem Herzen von Silicon Saxony - und entwickeln einen neuen, nicht-mobilen 5G-Mobilfunk-Chipsatz, der sichere, massive IoT-Anwendungsfälle ermöglicht.

Angetrieben von der Vision einer Zukunft, in der Technologie nahtlos in unser tägliches Leben integriert ist und Häuser, Industrien, öffentliche Räume und das Gesundheitswesen umfasst, streben wir danach, den Ressourcen- und Energieverbrauch zu optimieren und gleichzeitig eine globale digitale Souveränität aufzubauen. Um diese Vision zu verwirklichen, entwickeln wir aktiv einen kostengünstigen und extrem stromsparenden 5G-Mobilfunk-Chipsatz, der auf dem revolutionären NR+-Standard für nicht-mobiles privates 5G basiert.