Last Mile Semiconductor GmbH: Design Verification Engineer (Digital Design) (m/f/x)

Last Mile Semiconductor GmbH; Dresden; Hybrid; EUR 90.000 - 140.000; Vollzeit

Benefits dieser Stelle

Hybrides Arbeiten

Moderne Hardware

Flexible Arbeitszeiten

Team-Events

Zusammenfassung

Last Mile Semiconductor GmbH in Dresden sucht eine erfahrene Fachperson für Design Verification. Sie entwickeln Verifikationspläne, Tests und automatisierte Tests für digitale Blöcke, Subsysteme und SoC-Integrationen. Fokus liegt auf Interaktionen zwischen digitaler Logik und Mixed-Signal-Block-Verifikation.

Sie arbeiten eng mit Digital Design, Analog/RF Design und Firmware zusammen, nutzen SystemVerilog, Python und cocotb, und unterstützen Pre-Tape-out- und Post-Silicon-Validierung.

Qualifikationen

• Abgeschlossenes Studium in einem relevanten Fach.
• Fundiertes Verständnis digitaler Designgrundlagen, Timing und Reset-Verhalten.
• Erfahrung mit SystemVerilog oder ähnlichen Verifikationssprachen.

Aufgaben

• Entwicklung und Pflege von Verifikationsplänen und Testszenarien.
• Erstellung von Directed/Constrained-Random-Tests und Coverage-Zielen.
• Verifikation von RTL, Netlists, Block- und Top-Level in Simulation/FPGA.
• Dokumentation von Defects und Regressionsergebnissen.

Kenntnisse

SystemVerilog

Python

cocotb

Englischkenntnisse

Debugging

Ausbildung

Elektrotechnik / Mikroelektronik Studium

Tools

Verilog/SystemVerilog

Jobbeschreibung

Intake and Context

Wir suchen eine erfahrene Persönlichkeit für Design Verification, die unser Digital-Design-Team verstärkt und mit uns an der Entwicklung moderner ASIC- und SoC-Systeme arbeitet. In dieser Rolle entwickelst und pflegst du Verifikationspläne, Testbenches und automatisierte Tests für digitale Designblöcke, Subsysteme und SoC-Integrationen – von der Anforderungsanalyse über die RTL- und Netlist-Verifikation bis hin zur Unterstützung bei der Validierung.

Wenn du digitale Designs systematisch analysierst, komplexe Fehlerbilder methodisch eingrenzt und gerne an der Schnittstelle zwischen Digital Design, Analog/RF, Firmware und System Engineering arbeitest, bist du bei uns richtig. Ein besonderer Schwerpunkt der Position liegt auf der Verifikation der Interaktion zwischen digitaler Logik und Analog-/RF- beziehungsweise Mixed-Signal-Blöcken. Gleichzeitig ist die Rolle auch für erfahrene Verifikationsingenieurinnen und -ingenieure ohne vertiefte Mixed-Signal-Erfahrung interessant.

Deine Aufgaben:

• Entwicklung und Pflege von Verifikationsplänen auf Basis von Anwendungsfällen, funktionalen Anforderungen und technischen Spezifikationen in enger Zusammenarbeit mit Digital Design, Analog/RF Design, Firmware und System Engineering.
• Übersetzung von System-, Architektur- und Blockanforderungen in Testszenarien, Corner Cases, Assertions, Checkers und Coverage-Ziele.
• Review von Spezifikationen hinsichtlich Vollständigkeit, Konsistenz, Eindeutigkeit und Verifizierbarkeit sowie Identifikation fehlender Anforderungen und nicht definierter Randfälle.
• Design und Implementierung simulationsbasierter Verifikationsumgebungen für RTL sowie für digitale und Mixed-Signal-Schnittstellen.
• Entwicklung von Directed Tests, Constrained-Random-Tests und Regressionstests mit SystemVerilog, Python und cocotb sowie C.
• Verifikation auf Block- und Top-Level-Ebene in Simulation und FPGA sowie Durchführung von Pre-Tape-out-Netlist- und SDF-Verifikation.
• Unterstützung bei der Verifikation eines Multicore-Systems auf Basis der RISC-V-Architektur mit Low- und High-Speed-Peripherie, Security-Funktionen, Clock-Domain-Crossings, Power-Management und Anforderungen an einen niedrigen Energieverbrauch.
• Verifikation der Interaktion zwischen digitaler Logik und Analog-/RF- beziehungsweise Mixed-Signal-Blöcken mithilfe geeigneter Behavioral Models, insbesondere hinsichtlich Datenformaten, Sampling-Beziehungen, Quantisierung, Sättigung, Latenzen und Kalibrierungsabläufen.
• Analyse von Simulationsergebnissen, Waveforms, Logs, Assertions, Transaktionen und Testdaten sowie systematische Ermittlung der Ursachen von Fehlern in Design, Testbench, Modell, Spezifikation oder Testumgebung.
• Dokumentation, technische Bewertung und Nachverfolgung von Defects in enger Zusammenarbeit mit dem Digital-Design-Team.
• Analyse, Steigerung und Reporting von Functional Coverage und Code Coverage.
• Verifikation von RTL und Netlists sowie Unterstützung bei der Post-Silicon-Validierung, sofern dies im jeweiligen Projekt erforderlich ist.
• Pflege der automatisierten Regression-Flows, der CI-basierten Testausführung und des zugehörigen Reportings.
• Pflege von Verifikationsplänen, Testspezifikationen, Regressionsergebnissen, Coverage-Reports und Defect-Dokumentation.
• Kontinuierliche Verbesserung von Verifikationsmethoden, wiederverwendbaren Komponenten, Review-Praktiken und Dokumentationsstandards.

Dein Profil:

• Abgeschlossenes Studium der Elektrotechnik, Nachrichtentechnik, Mikroelektronik, Computer Engineering, Informatik oder eine vergleichbare Qualifikation.
• Mehrjährige praktische Erfahrung in der digitalen Designverifikation, ASIC-/SoC-Verifikation, FPGA-Verifikation oder einem vergleichbaren Hardware-Verifikationsbereich; typischerweise bringst du mindestens fünf Jahre relevante Berufserfahrung mit.
• Fundiertes Verständnis digitaler Designgrundlagen, insbesondere synchroner Logik, endlicher Zustandsautomaten, Register, Speicher, Schnittstellen, Timing, Clocking und Reset-Verhalten.
• Praktische Erfahrung mit SystemVerilog oder einer vergleichbaren Hardware-Verifikationssprache.
• Erfahrung in der Entwicklung und Pflege von Verifikationsplänen sowie in der Ableitung von Testszenarien, Corner Cases und Akzeptanzkriterien aus technischen Spezifikationen.
• Sehr gute methodische Debugging-Fähigkeiten bei der Analyse von Waveforms, Logs, Assertions, Transaktionen und Testergebnissen.
• Erfahrung mit Python und cocotb sowie idealerweise mit C für Testentwicklung, Referenzmodelle oder Testautomatisierung.
• Du kannst technische Fehler systematisch reproduzieren, deren Ursachen eingrenzen und die Ergebnisse mit klaren technischen Nachweisen dokumentieren.
• Eine strukturierte, analytische und lösungsorientierte Arbeitsweise sowie ein hoher Maß an Eigeninitiative und Eigenverantwortung.
• Du arbeitest gerne eng mit Digital Design, Analog/RF Design, Firmware und System Engineering zusammen und kannst technische Sachverhalte klar und präzise kommunizieren.
• Gute schriftliche und mündliche Englischkenntnisse für die Arbeit in einem internationalen Team.

Nice-to-have:

• Erfahrung mit der Verifikation von Mixed-Signal- oder RF-Schnittstellen, insbesondere ADC-/DAC-Datenpfaden, PLL-Steuerung, Clock-Generation, Kalibrierung, AGC oder RF-Control-Paths.
• Erfahrung mit Behavioral Modeling, beispielsweise mit SystemVerilog Real Number Modeling, Verilog-AMS, SystemC, MATLAB/Simulink oder vergleichbaren Ansätzen.
• Erfahrung mit Assertions, Functional Coverage, Code Coverage, Linting, CDC-/RDC-Analysen, Formal Verification oder Equivalence Checking.
• Erfahrung mit ASIC-Design-Flows, FPGA-Prototyping, Emulation, Tape-out-Vorbereitung oder Silicon Bring-up.
• Erfahrung mit UPF-Verifikation und Low-Power-Design.
• Erfahrung mit Fixed-Point-Datenpfaden, Quantisierung, Sättigung, Dynamikbereich und numerischen Referenzmodellen.
• Erfahrung mit der Definition oder Verifikation von Hardware-/Software-Schnittstellen, Register Maps und für Firmware sichtbarem Verhalten.
• Erfahrung mit Simulatoren, Waveform-Viewern, Versionsverwaltung, Issue-Trackern, CI-Systemen und automatisierter Regression-Infrastruktur.
• Kenntnisse in Tcl, Perl, C++ oder weiteren Skript- und Programmiersprachen für Testautomatisierung und Regressionauswertung.

Wir bieten:

Gestaltungsfreiheit & Verantwortung

• Viel Gestaltungsspielraum und echte Ownership statt Micromanagement
• Kurze Entscheidungswege und direkter Einfluss auf strategische Entscheidungen
• Sichtbarer Beitrag zum Erfolg unseres Produkts und Unternehmens
• Die Möglichkeit, eine Schlüsselrolle in einem wachsenden Deep-Tech-Unternehmen einzunehmen
• Mitarbeit an einer Technologie, die die Zukunft drahtloser Kommunikation verändern kann

Benefits

• Arbeitgeberzuschuss zum Deutschlandticket bzw. DVB-Jobticket in Höhe von 55,10 € monatlich
• Alternativ Arbeitgeberzuschuss zum JobRad in Höhe von 54,90 € monatlich
• unbegrenzte kostenlose Fitnessstudionutzung direkt im Gebäude
• Altersvorsorge und Berufsunfähigkeitsversicherung mit Zuschüssen zwischen 100 und 200 € monatlich

Flexibilität & Arbeitsumgebung

• Flexible Arbeitszeiten mit Kernarbeitszeit von 10:00 bis 15:00 Uhr
• Hybrides Arbeiten mit hoher Flexibilität
• Moderne Hardware und professionelle Arbeitsmittel
• Helle, moderne Büroräume in zentraler Lage in Dresden
• Ergonomisch ausgestattete Arbeitsplätze

Team & Kultur

• Ein internationales Team mit flachen Hierarchien und kurzen Kommunikationswegen
• Direkter Austausch mit Geschäftsführung und technischen Entscheidungsträgern
• Kolleginnen und Kollegen, die sich gegenseitig unterstützen und Wissen teilen
• Gemeinsame Mittagspausen und regelmäßige Team-Events
• Eine Unternehmenskultur, in der Eigeninitiative und neue Ideen ausdrücklich erwünscht sind

Schlagworte:

FPGA, Verilog, ASIC, Testautomatisierung, Mikroelektronik, VHDL, Fehleranalyse, NRplus, DECT, Verifikation, Digital Design, SoC, Empfehlungsbund

Quelle/Bewerbung via: https://www.empfehlungsbund.de/jobs/306420/design-verification-engineer-digital-design-m-strich-f-strich-x

Kurzinfo zum Unternehmen

Wir sind ein Halbleiter-Startup mit Sitz in Dresden, Deutschland - dem Herzen von Silicon Saxony - und entwickeln einen neuen, nicht-mobilen 5G-Mobilfunk-Chipsatz, der sichere, massive IoT-Anwendungsfälle ermöglicht.

Angetrieben von der Vision einer Zukunft, in der Technologie nahtlos in unser tägliches Leben integriert ist und Häuser, Industrien, öffentliche Räume und das Gesundheitswesen umfasst, streben wir danach, den Ressourcen- und Energieverbrauch zu optimieren und gleichzeitig eine globale digitale Souveränität aufzubauen. Um diese Vision zu verwirklichen, entwickeln wir aktiv einen kostengünstigen und extrem stromsparenden 5G-Mobilfunk-Chipsatz, der auf dem revolutionären NR+-Standard für nicht-mobiles privates 5G basiert.