Design Verification Engineer (Digital Design) (m/f/x)

Last Mile Semiconductor; Dresden; Hybrid; EUR 75.000 - 110.000; Vollzeit

Benefits dieser Stelle

Deutschlandticket-Zuschuss

JobRad-Zuschuss

Fitnessstudio vor Ort

Altersvorsorge

Zusammenfassung

Last Mile Semiconductor in Dresden sucht eine erfahrene Persönlichkeit für Design Verification zur Verstärkung des Digital-Design-Teams bei ASIC-/SoC-Entwicklung. Sie erstellen Verifikationspläne, Tests und Reviews, unterstützen RTL-/Netlist-Verifikation, und tragen zur Validierung bei.

Sie arbeiten eng mit Digital Design, Analog/RF, Firmware und System Engineering zusammen, setzen Directed/Constrained-Random-Tests ein und dokumentieren Ergebnisse sowie Defects sorgfältig.

Qualifikationen

• Abgeschlossenes Studium in Elektrotechnik, Mikroelektronik, Informatik oder vergleichbarer Fachrichtung.
• Mehrjährige Erfahrung in digitaler Designverifikation, ASIC-/SoC-Verifikation, FPGA-Verifikation oder vergleichbarem Hardware-Verifikationsbereich; typischerweise mindestens 5 Jahre.
• Fundiertes Verständnis von synchroner Logik, Endlicher Zustände, Register, Schnittstellen, Timing, Clocking und Reset-Verhalten.
• Praktische Erfahrung mit SystemVerilog oder vergleichbarer Verifikationssprache.
• Erfahrung in der Entwicklung und Pflege von Verifikationsplänen sowie Ableitung von Testszenarien und Akzeptanzkriterien.
• Sehr gute Debugging-Fähigkeiten bei Waveforms, Logs, Assertions und Testergebnissen.
• Erfahrung mit Python und cocotb; idealerweise auch C.
• Strukturierte, analytische Arbeitsweise, Eigeninitiative und Teamfähigkeit.
• Gute Englischkenntnisse für internationale Zusammenarbeit.

Aufgaben

• Entwicklung und Pflege von Verifikationsplänen auf Basis von Anforderungen und technischen Spezifikationen.
• Übersetzung von System- und Blockanforderungen in Testszenarien, Assertions und Coverage-Ziele.
• Review von Spezifikationen auf Vollständigkeit und Verifizierbarkeit.
• Design und Implementierung simulationsbasierter Verifikationsumgebungen für RTL, digitale und Mixed-Signal-Schnittstellen.
• Entwicklung von Directed Tests, Constrained-Random-Tests und Regressionstests mit SystemVerilog, Python, cocotb und C.
• Verifikation auf Block- und Top-Level in Simulation, FPGA und Pre-Tape-out-Verifikation.
• Unterstützung bei der Verifikation eines Multicore-Systems mit RISC-V-Architektur und Low-Power-Peripherie.
• Dokumentation von Defects und Verifikationsergebnissen in enger Abstimmung mit dem Digital-Design-Team.
• Steigerung von Functional Coverage und Code Coverage; Beitrag zur Post-Silicon-Validierung.
• Pflege von Regression-Flows, CI-basierter Testausführung und Reporting.

Kenntnisse

SystemVerilog

Python

C

Fehleranalyse

Teamwork

Ausbildung

Bachelor in Elektrotechnik / Mikroelektronik / Informatik

Tools

SystemVerilog

Python

cocotb

C

Jobbeschreibung

Wir suchen eine erfahrene Persönlichkeit für Design Verification, die unser Digital-Design-Team verstärkt und mit uns an der Entwicklung moderner ASIC- und SoC-Systeme arbeitet. In dieser Rolle entwickelst und pflegst du Verifikationspläne, Testbenches und automatisierte Tests für digitale Designblöcke, Subsysteme und SoC-Integrationen – von der Anforderungsanalyse über die RTL- und Netlist-Verifikation bis hin zur Unterstützung bei der Validierung.

Wenn du digitale Designs systematisch analysierst, komplexe Fehlerbilder methodisch eingrenzt und gerne an der Schnittstelle zwischen Digital Design, Analog/RF, Firmware und System Engineering arbeitest, bist du bei uns richtig. Ein besonderer Schwerpunkt der Position liegt auf der Verifikation der Interaktion zwischen digitaler Logik und Analog-/RF- beziehungsweise Mixed-Signal-Blöcken. Gleichzeitig ist die Rolle auch für erfahrene Verifikationsingenieurinnen und -ingenieure ohne vertiefte Mixed-Signal-Erfahrung interessant.

Deine Aufgaben:

• Entwicklung und Pflege von Verifikationsplänen auf Basis von Anwendungsfällen, funktionalen Anforderungen und technischen Spezifikationen in enger Zusammenarbeit mit Digital Design, Analog/RF Design, Firmware und System Engineering.
• Übersetzung von System-, Architektur- und Blockanforderungen in Testszenarien, Corner Cases, Assertions, Checkers und Coverage-Ziele.
• Review von Spezifikationen hinsichtlich Vollständigkeit, Konsistenz, Eindeutigkeit und Verifizierbarkeit sowie Identifikation fehlender Anforderungen und nicht definierter Randfälle.
• Design und Implementierung simulationsbasierter Verifikationsumgebungen für RTL sowie für digitale und Mixed-Signal-Schnittstellen.
• Entwicklung von Directed Tests, Constrained-Random-Tests und Regressionstests mit SystemVerilog, Python und cocotb sowie C.
• Verifikation auf Block- und Top-Level-Ebene in Simulation und FPGA sowie Durchführung von Pre-Tape-out-Netlist- und SDF-Verifikation.
• Unterstützung bei der Verifikation eines Multicore-Systems auf Basis der RISC-V-Architektur mit Low- und High-Speed-Peripherie, Security-Funktionen, Clock-Domain-Crossings, Power-Management und Anforderungen an einen niedrigen Energieverbrauch.
• Verifikation der Interaktion zwischen digitaler Logik und Analog-/RF- beziehungsweise Mixed-Signal-Blöcken mithilfe geeigneter Behavioral Models, insbesondere hinsichtlich Datenformaten, Sampling-Beziehungen, Quantisierung, Sättigung, Latenzen und Kalibrierungsabläufen.
• Analyse von Simulationsergebnissen, Waveforms, Logs, Assertions, Transaktionen und Testdaten sowie systematische Ermittlung der Ursachen von Fehlern in Design, Testbench, Modell, Spezifikation oder Testumgebung.
• Dokumentation, technische Bewertung und Nachverfolgung von Defects in enger Zusammenarbeit mit dem Digital-Design-Team.
• Analyse, Steigerung und Reporting von Functional Coverage und Code Coverage.
• Verifikation von RTL und Netlists sowie Unterstützung bei der Post-Silicon-Validierung, sofern dies im jeweiligen Projekt erforderlich ist.
• Pflege der automatisierten Regression-Flows, der CI-basierten Testausführung und des zugehörigen Reportings.
• Pflege von Verifikationsplänen, Testspezifikationen, Regressionsergebnissen, Coverage-Reports und Defect-Dokumentation.
• Kontinuierliche Verbesserung von Verifikationsmethoden, wiederverwendbaren Komponenten, Review-Praktiken und Dokumentationsstandards.

Dein Profil:

• Abgeschlossenes Studium der Elektrotechnik, Nachrichtentechnik, Mikroelektronik, Computer Engineering, Informatik oder eine vergleichbare Qualifikation.
• Mehrjährige praktische Erfahrung in der digitalen Designverifikation, ASIC-/SoC-Verifikation, FPGA-Verifikation oder einem vergleichbaren Hardware-Verifikationsbereich; typischerweise bringst du mindestens fünf Jahre relevante Berufserfahrung mit.
• Fundiertes Verständnis digitaler Designgrundlagen, insbesondere synchroner Logik, endlicher Zustandsautomaten, Register, Speicher, Schnittstellen, Timing, Clocking und Reset-Verhalten.
• Praktische Erfahrung mit SystemVerilog oder einer vergleichbaren Hardware-Verifikationssprache.
• Erfahrung in der Entwicklung und Pflege von Verifikationsplänen sowie in der Ableitung von Testszenarien, Corner Cases und Akzeptanzkriterien aus technischen Spezifikationen.
• Sehr gute methodische Debugging-Fähigkeiten bei der Analyse von Waveforms, Logs, Assertions, Transaktionen und Testergebnissen.
• Erfahrung mit Python und cocotb sowie idealerweise mit C für Testentwicklung, Referenzmodelle oder Testautomatisierung.
• Du kannst technische Fehler systematisch reproduzieren, deren Ursachen eingrenzen und die Ergebnisse mit klaren technischen Nachweisen dokumentieren.
• Eine strukturierte, analytische und lösungsorientierte Arbeitsweise sowie ein hohes Maß an Eigeninitiative und Eigenverantwortung.
• Du arbeitest gerne eng mit Digital Design, Analog/RF Design, Firmware und System Engineering zusammen und kannst technische Sachverhalte klar und präzise kommunizieren.
• Gute schriftliche und mündliche Englischkenntnisse für die Arbeit in einem internationalen Team.

Nice-to-have:

• Erfahrung mit der Verifikation von Mixed-Signal- oder RF-Schnittstellen, insbesondere ADC-/DAC-Datenpfaden, PLL-Steuerung, Clock-Generation, Kalibrierung, AGC oder RF-Control-Paths.
• Erfahrung mit Behavioral Modeling, beispielsweise mit SystemVerilog Real Number Modeling, Verilog-AMS, SystemC, MATLAB/Simulink oder vergleichbaren Ansätzen.
• Erfahrung mit
  • Assertions, Functional Coverage, Code Coverage, Linting, CDC-/RDC-Analysen, Formal Verification oder Equivalence Checking.
  • ASIC-Design-Flows, FPGA-Prototyping, Emulation, Tape-out-Vorbereitung oder Silicon Bring-up.
  • UPF-Verifikation und Low-Power-Design.
  • Fixed-Point-Datenpfaden, Quantisierung, Sättigung, Dynamikbereich und numerischen Referenzmodellen.
  • der Definition oder Verifikation von Hardware-/Software-Schnittstellen, Register Maps und für Firmware sichtbarem Verhalten.
  • Simulatoren, Waveform-Viewern, Versionsverwaltung, Issue-Trackern, CI-Systemen und automatisierter Regression-Infrastruktur.
• Kenntnisse in Tcl, Perl, C++ oder weiteren Skript- und Programmiersprachen für Testautomatisierung und Regressionauswertung.

Gestaltungsfreiheit & Verantwortung

• Viel Gestaltungsspielraum und echte Ownership statt Micromanagement
• Kurze Entscheidungswege und direkter Einfluss auf strategische Entscheidungen
• Sichtbarer Beitrag zum Erfolg unseres Produkts und Unternehmens
• Die Möglichkeit, eine Schlüsselrolle in einem wachsenden Deep-Tech-Unternehmen einzunehmen
• Mitarbeit an einer Technologie, die die Zukunft drahtloser Kommunikation verändern kann

Benefits

• Arbeitgeberzuschuss zum Deutschlandticket bzw. DVB-Jobticket in Höhe von 55,10 € monatlich
• Alternativ Arbeitgeberzuschuss zum JobRad in Höhe von 54,90 € monatlich
• unbegrenzte kostenlose Fitnessstudionutzung direkt im Gebäude
• Altersvorsorge und Berufsunfähigkeitsversicherung mit Zuschüssen zwischen 100 und 200 € monatlich

Flexibilität & Arbeitsumgebung

• Flexible Arbeitszeiten mit Kernarbeitszeit von 10:00 bis 15:00 Uhr
• Hybrides Arbeiten mit hoher Flexibilität
• Moderne Hardware und professionelle Arbeitsmittel
• Helle, moderne Büroräume in zentraler Lage in Dresden
• Ergonomisch ausgestattete Arbeitsplätze

Team & Kultur

• Ein internationales Team mit flachen Hierarchien und kurzen Kommunikationswegen
• Direkter Austausch mit Geschäftsführung und technischen Entscheidungsträgern
• Kolleginnen und Kollegen, die sich gegenseitig unterstützen und Wissen teilen
• Gemeinsame Mittagspausen und regelmäßige Team-Events
• Eine Unternehmenskultur, in der Eigeninitiative und neue Ideen ausdrücklich erwünscht sind

Skills zu dieser Stellenanzeige:

FPGA, Verilog, ASIC, Testautomatisierung, Mikroelektronik, VHDL, Fehleranalyse, NRplus, DECT, Verifikation, Digital Design und SoC