Senior Digital Verification Engineer (SystemVerilog/UVM)

IMS Nanofabrication GmbH; Wien; Hybrid; EUR 63,000 - 77,000; Full time

Benefits offered by this job

Karriere & Entwicklung

Flexible Arbeitszeiten

Jobrad/Jobbike

Gesundheit & Wohlbefinden (Betriebsärz

Psychologischer Support

Bonusprogramm

Mitarbeitervergünstigungen

Job summary

IMS Nanofabrication GmbH sucht einen Digital Verification Engineer (w/m/d) in Vollzeit. Sie verantworten die Verifikationsstrategie, die Entwicklung von Testbenchs sowie die Freigabebereitschaft für zugeteilte IPs oder Subsysteme.

Zusammenarbeit mit Digital Design Engineers und Systemarchitekten gehört zum Alltag. Sie arbeiten an der Automatisierung, der Fehleranalyse und der Entwicklung wiederverwendbarer Verifikationskomponenten.

Qualifications

• Abgeschlossenes Hochschulstudium in einer relevanten Ingenieurdisziplin.
• Mindestens 5 Jahre Erfahrung in der digitalen IC-Verifikation in der Halbleiterindustrie.
• Fundierte Kenntnisse in SystemVerilog und UVM-Verifikationsmethoden.
• Erfahrung mit constrained-random, SVA und coverage-driven verification.
• Gute analytische Fähigkeiten und teamorientierte Arbeitsweise.

Responsibilities

• Verifikationsplanungsprozess für zugeordnete IPs und Subsysteme definieren und steuern.
• Verifizierungsumgebungen, Testbenches und Verification-Komponenten entwickeln und warten.
• Sicherstellen der vollständigen Verifikation durch gezielte, constraint-basierte und abschnittsbasierte Tests.
• Verifikationsabschluss durch Messgrößen, Coverage und Risikobewertung nachweisen.
• Zusammenarbeit mit Design-Teams zur Fehleranalyse und Behebung.
• Automatisierung, Skripterstellung und Tool-Optimierung zur Produktivität.

Skills

SystemVerilog

UVM

SVA

Coverage-driven verification

Python/Tcl scripting

Education

Bachelor- oder Masterabschluss in Electrical Engineering / Electronics / Computer Engineering

Tools

Simulators

Waveform Analysis Tools

Job description

IMS Nanofabrication GmbH sucht einen Digital Verification Engineer (w/m/d) in Vollzeit. Sie verantworten die Verifikationsstrategie, die Entwicklung von Testbenchs sowie die Freigabebereitschaft für zugeteilte IPs oder Subsysteme.

Zusammenarbeit mit Digital Design Engineers und Systemarchitekten gehört zum Alltag. Sie arbeiten an der Automatisierung, der Fehleranalyse und der Entwicklung wiederverwendbarer Verifikationskomponenten.