инженер-верификатор цифровых схем

Kraftway Corporation; United States; Hybrid; USD 90,000 - 130,000; Full time

Benefits offered by this job

ДМС

Гибридный график

Собственная R&D IT-лаборатория

Job summary

Kraftway Corporation в США ищет инженера по верификации RTL для ASIC/FPGA. Вы будете проводить функциональную верификацию IP-блоков по полному маршруту с применением методологии UVM, отслеживать ошибки и взаимодействовать с разработчиками.

Требуется опыт не менее 3 лет, знание Verilog, SystemVerilog, Linux и Git/GitLab; приветствуется знакомство с архитектурами SoC (ACE, AXI, APB). Гибридный график, ДМС и собственная R&D IT-лаборатория предлагаются как преимущества.

Qualifications

• Опыт верификации RTL для ASIC/FPGA не менее 3 лет.
• Знание Verilog, SystemVerilog и методологии UVM.
• Уверенное владение Linux.
• Опыт работы с Git/GitLab.
• Знакомство с архитектурой SoC: ACE, AXI, APB.
• Английский для чтения техдокументации.

Responsibilities

• Проводить функциональную верификацию IP-блоков по полному маршруту с применением методологии UVM.
• Отслеживать ошибки в проекте и взаимодействовать с разработчиками.
• Поддерживать систему регрессионного тестирования и непрерывной интеграции.
• Составлять план верификации.

Skills

UVM

Verilog

SystemVerilog

Linux

Git/GitLab

VIP сторонних разработчиков

SoC архитектура

Английский для техдокументации

Tools

Git

GitLab

Cadence VManager

Jira

Confluence

Job description

Описание: Описания нет

Задачи:

• Проводить функциональную верификацию IP-блоков по полному маршруту с применением методологии UVM
• Отслеживать ошибки в проекте и взаимодействовать с разработчиками
• Поддерживать систему регрессионного тестирования и непрерывной интеграции
• Составлять план верификации

Требования:

• Опыт верификации или разработки RTL для ASIC или FPGA от 3 лет
• Знание Verilog, System Verilog и методологии UVM
• Знакомство с архитектурой современных процессоров и интерфейсами SoC: ACE, AXI, APB
• Знание System Verilog Assertion
• Уверенное владение Linux
• Опыт использования Git и GitLab
• Опыт использования VIP сторонних разработчиков
• Английский для чтения технической документации
• Будет плюсом: владение скриптовыми языками C, Python, Tcl, Shell, опыт работы с системами непрерывной интеграции Jenkins, GitLab и Cadence Vmanager, опыт работы с интерфейсами PCI-Express, DDR, ONFI/Toggle, навыки работы с интерфейсами PCI-Express и сетевыми интерфейсами xxMII, SFI, SFP, знание продуктов Atlassian: Jira, Confluence

Условия:

• Официальное трудоустройство по ТК РФ
• Полный социальный пакет, включая ДМС
• Гибридный график работы
• ИТ-аккредитация и бронь
• Собственная R&D IT-лаборатория