инженер по верификации Wireless & Systems

YADRO; United States; À distance; USD 110 000 - 160 000; Plein temps

Avantages offerts par ce poste

ДМС стоматология

Страхование близких

Выходной для здоровья

Обучение на внешних курсах

Премии за патенты

Консультации юристов

Сессии с психологом

Résumé du poste

YADRO ищет специалиста по верификации модемного IP и цифровых модемов. Вы будете разрабатывать планы верификации, окружения и тесты с использованием SystemVerilog & UVM, а также осуществлять верификацию IP-блоков и руководить группой.

Требуется 3 года опыта, степень инженера, глубокие знания SystemVerilog, UVM, Linux CLI, опыт с Questasim, Xcelium или VCS, знание Verification IP для AMBA и навыки Python/C++.

Qualifications

• Опыт верификации от 3 лет и выше.
• Глубокие знания SystemVerilog и UVM, работа с Linux.
• Опыт использования Verification IP для AMBA (AXI, AXI-Lite, AXI-Stream).
• Умение наставлять сотрудников и взаимодействовать с архитектурой.

Responsabilités

• Разрабатывать верификационные планы и отвечать за них.
• Разрабатывать тестовые окружения и тесты с использованием UVM.
• Верифицировать IP-блоки и руководить группой.
• Взаимодействовать с командами ASIC, проектирования и разработки.
• Участвовать в стратегическом планировании верификации больших подсистем.
• Участвовать в ревью дизайна и верификационных планов.
• Анализировать результаты и готовить отчёты.
• Развивать существующие процессы верификации.

Connaissances

SystemVerilog

UVM

Linux CLI

Questasim

Xcelium

VCS

Python

C/C++

AMBA Verification IP

Mentoring

Formation

Bachelor’s or Master’s in Engineering

Outils

Questasim

Xcelium

VCS

Description du poste

Описание

Команда занимается модульной верификацией модемного IP для цифровых модемов и систем связи.

Задачи

• Разрабатывать верификационные планы и отвечать за них
• Разрабатывать тестовые окружения и тесты с использованием UVM
• Верифицировать IP-блоки разного уровня сложности самостоятельно или в качестве технического руководителя группы
• Взаимодействовать с командами архитектуры ASIC, проектирования и программной разработки
• Участвовать в стратегическом планировании верификации больших подсистем
• Участвовать в ревью дизайна и верификационных планов
• Анализировать результаты верификации и готовить отчёты
• Участвовать в развитии и трансформации текущих процессов верификации

Требования

• Опыт верификации от 3 лет
• Степень бакалавра или магистра в инженерной специальности
• Глубокие знания SystemVerilog и UVM
• Практический опыт работы с командной строкой Linux
• Опыт работы с Questasim, Xcellium или VCS
• Опыт использования Verification IP для протоколов AMBA (AXI, AXI-Lite, AXI-Stream)
• Хорошее знание Python или Make
• Опыт интеграции внешних моделей на Python или C/C++
• Понимание полного маршрута модульной верификации и пирамиды тестирования
• Английский для чтения технической документации и переписки на технические темы
• Опыт наставничества
• Будет плюсом: формальная верификация, работа с FPGA, знание C/C++, цифровая обработка сигналов, опыт с cocotb, Matlab/Simulink или Octave, Jenkins или Gitlab CI, Jira и Confluence, сильные лидерские качества

Условия

• ДМС со стоматологией с первых дней работы
• Льготные условия страхования близких
• Возможность взять выходной для восстановления здоровья
• Консультации юристов, сессии с психологом, помощь экспертов по здоровому образу жизни и управлению личными финансами
• Премии за патенты и изобретения
• Учебный портал с лекциями от экспертов, участие в конференциях и дополнительное профессиональное обучение на внешних курсах
• Изучение английского
• Частичная компенсация расходов на тренировки, творческие занятия и соревнования
• Скидки и специальные предложения от партнёров