SoC Verification Engineer - Hybrid | UVM & SystemVerilog

Fondazione Chips-IT; Cascina Priora; Ibrido; EUR 25.000 - 55.000; Tempo pieno

Vantaggi offerti da questo lavoro

Lunch tickets

Private health care

Structured growth path

International environment

Hybrid work policy

Descrizione del lavoro

Fondazione Chips-IT è un ente nonprofit che guida la ricerca nei semiconduttori. Cerchiamo un Verification Engineer esperto per sviluppare e validare IP digitali e piattaforme SoC, creando ambienti di verifica con UVM e garantendo correttezza dalla specifica al tape-out.

Lavoro possibile a Pavia o Bologna. Requisiti: laurea magistrale in Ingegneria Elettronica o Informatica e almeno 5 anni di verifica digitale, SystemVerilog e UVM, strumenti di simulazione (QuestaSim, VCS, Verdi) e conoscenza

Competenze

• Laurea magistrale in Ingegneria Elettronica, Informatica o livello equivalente.
• Almeno 5 anni di esperienza in verifica digitale.
• Conoscenza approfondita di SystemVerilog e metodologia UVM.
• Esperienza con simulazione e debug (QuestaSim, VCS, Verdi).
• Conoscenza di protocolli AMBA AXI/APB/AHB.
• Capacità di scrivere testbench vincolati e analizzare metriche di coverage.
• Buona comprensione di design digitale, architettura SoC e RTL.

Mansioni

• Definire e implementare strategie di verifica a livelli IP e SoC.
• Sviluppare ambienti di verifica basati su UVM, testbench e coverage funzionale.
• Progettare ed eseguire piani di test allineati a specifiche.
• Debug di RTL e problemi di simulazione con tool avanzati.
• Integrare componenti di verifica e garantire complete test coverage.
• Contribuire a l'infrastruttura di regression e automatizzare esecuzioni.
• Collaborare strettamente con RTL designers, DFT e team di implementazione fisica.
• Supportare attivita' di bring-up post-silicon.

Conoscenze

SystemVerilog

UVM

Digital design verification

Teamwork

Formazione

Master in Electrical Engineering

Strumenti

QuestaSim

VCS

Verdi

AMBA AXI

APB

AHB

Descrizione del lavoro

Fondazione Chips-IT è un ente nonprofit che guida la ricerca nei semiconduttori. Cerchiamo un Verification Engineer esperto per sviluppare e validare IP digitali e piattaforme SoC, creando ambienti di verifica con UVM e garantendo correttezza dalla specifica al tape-out.

Lavoro possibile a Pavia o Bologna. Requisiti: laurea magistrale in Ingegneria Elettronica o Informatica e almeno 5 anni di verifica digitale, SystemVerilog e UVM, strumenti di simulazione (QuestaSim, VCS, Verdi) e conoscenza