Senior Analog IC Layout Engineer - Transistor-Level Mastery

EUROANSA Spa; Lucca; On-site; EUR 48,000 - 64,000; Full time

Benefits offered by this job

Bonus annuale

Mensa interna

Assicurazione sanitaria

Buoni pasto elettronici

Job summary

Move Silicon cerca un Senior Analog IC Layout Engineer per guidare il layout transistor-level di circuiti analogici e mixed-signal ad alte prestazioni, affiancando i progettisti nello sviluppo e nella chiusura di tape‑out complessi. Il profilo ideale garantisce qualità, attenzione al dettaglio e autonomia nel sign-off, con mentoring per risorse junior.

Richiesta esperienza ≥5 anni su layout analogico su ASIC/SoC, Cadence Virtuoso, conoscenza di DRC/LVS/PEX, e script TCL/Python per automazione

Qualifications

• Laurea triennale/magistrale in Ingegneria Elettronica o affine.
• ≥5 anni di esperienza in layout analogico transistor-level su ASIC/SoC.
• Ottima conoscenza di Cadence Virtuoso e concetti PDK.
• Padronanza di design-rule, DRC/LVS e tecniche di matching.
• Capacità di lavorare in autonomia su debug/chiusura PEX e sign-off.
• Esperienza su nodi <110 nm o processi BCD/HV.
• Script/Scripting TCL/Python per automazione CAD.
• Conoscenza pratica di ESD e Latch-up prevention.
• Mentoring e coordinamento tecnico di risorse junior.

Responsibilities

• Ownership del layout di blocchi analogici deep-submicron e BCD.
• Definizione di strategie di matching avanzato (common-centroid, interdigitazione, simmetrie).
• Routing manuale di alimentazioni e segnali sensibili minimizzando parassite.
• Esecuzione e chiusura di DRC, LVS e PEX con sign-off.
• Collaborazione con analog circuit designer per iterazioni layout-versus-schematic.
• Contributo a metodologie di layout e checklist interne.
• Preparazione documentazione di release e change-log.
• Partecipazione a design reviews e mentoring di risorse junior.
• Supporto in formazione e diffusione di best practice.

Skills

Analog IC layout(transistor-level)

Cadence Virtuoso

TCL/Python scripting

Sign-off/Debug

Mentoring junior

Education

Laurea Triennale/Magistrale in Ingegneria Elettronica

Tools

Cadence Virtuoso

PDK concepts

Job description

Move Silicon cerca un Senior Analog IC Layout Engineer per guidare il layout transistor-level di circuiti analogici e mixed-signal ad alte prestazioni, affiancando i progettisti nello sviluppo e nella chiusura di tape‑out complessi. Il profilo ideale garantisce qualità, attenzione al dettaglio e autonomia nel sign-off, con mentoring per risorse junior.

Richiesta esperienza ≥5 anni su layout analogico su ASIC/SoC, Cadence Virtuoso, conoscenza di DRC/LVS/PEX, e script TCL/Python per automazione