Senior Analog IC Layout Engineer – Transistor-Level Design

Move Silicon; Lucca; In loco; EUR 48.000 - 64.000; Tempo pieno

Vantaggi offerti da questo lavoro

Bonus annuale

Mensa interna

Assicurazione sanitaria

Buoni pasto elettronici

Descrizione del lavoro

Move Silicon cerca un Senior Analog IC Layout Engineer per guidare il layout transistor-level di circuiti analogici e mixed-signal ad alte prestazioni, affiancando i progettisti nello sviluppo e nella chiusura di tape‑out complessi. Il profilo ideale garantisce qualità, attenzione al dettaglio e autonomia nel sign-off, con mentoring per risorse junior.

Richiesta esperienza ≥5 anni su layout analogico su ASIC/SoC, Cadence Virtuoso, conoscenza di DRC/LVS/PEX, e script TCL/Python per automazione

Competenze

• Laurea triennale/magistrale in Ingegneria Elettronica o affine.
• ≥5 anni di esperienza in layout analogico transistor-level su ASIC/SoC.
• Ottima conoscenza di Cadence Virtuoso e concetti PDK.
• Padronanza di design-rule, DRC/LVS e tecniche di matching.
• Capacità di lavorare in autonomia su debug/chiusura PEX e sign-off.
• Esperienza su nodi <110 nm o processi BCD/HV.
• Script/Scripting TCL/Python per automazione CAD.
• Conoscenza pratica di ESD e Latch-up prevention.
• Mentoring e coordinamento tecnico di risorse junior.

Mansioni

• Ownership del layout di blocchi analogici deep-submicron e BCD.
• Definizione di strategie di matching avanzato (common-centroid, interdigitazione, simmetrie).
• Routing manuale di alimentazioni e segnali sensibili minimizzando parassite.
• Esecuzione e chiusura di DRC, LVS e PEX con sign-off.
• Collaborazione con analog circuit designer per iterazioni layout-versus-schematic.
• Contributo a metodologie di layout e checklist interne.
• Preparazione documentazione di release e change-log.
• Partecipazione a design reviews e mentoring di risorse junior.
• Supporto in formazione e diffusione di best practice.

Conoscenze

Analog IC layout(transistor-level)

Cadence Virtuoso

TCL/Python scripting

Sign-off/Debug

Mentoring junior

Formazione

Laurea Triennale/Magistrale in Ingegneria Elettronica

Strumenti

Cadence Virtuoso

PDK concepts

Descrizione del lavoro

Divisione Move Silicon (Move S.p.A.)

Chi siamo

Move Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT. Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull’affidabilità e sulla sostenibilità dei nostri progetti.

La posizione

Cerchiamo un/una Senior Analog IC Layout Engineer che guidi la realizzazione del layout transistor-level di circuiti analogici e mixed-signal ad alte prestazioni, affiancando i progettisti nello sviluppo e nella chiusura di tape-out complessi. Il profilo ideale ha esperienza consolidata su layout analogico professionale, eccellente attenzione al dettaglio, autonomia nella gestione del sign-off e capacità di mentorship verso profili junior.

Responsabilità principali

• Ownership del layout di blocchi analogici deep-submicron e BCD: amplificatori fully-differential, band-gap reference, regolatori di tensione, etc.
• Definizione e applicazione di strategie di matching avanzato (common-centroid, interdigitazione, simmetrie), guard-ring, shielding e isolamento substrato, con focus su robustezza a PVT e accoppiamenti.
• Routing manuale di rete di alimentazione e segnali sensibili con minimizzazione di parassite R/C, couplage capacitivo e criticità di integrità (grounding, return paths, crosstalk).
• Esecuzione, debug e chiusura di DRC, LVS e PEX (Cadence Assura/PEX, Siemens Calibre) con responsabilità sulla qualità di estrazione e sulla convergenza verso il sign-off.
• Collaborazione stretta con analog circuit designer per iterazioni di layout-versus-schematic, ottimizzazione area/performance e gestione delle modifiche (ECO) fino a tape-out.
• Contributo al miglioramento delle metodologie di layout e delle checklist interne (regole di stile, review template, best practice di matching/ESD/isolamento).
• Preparazione e validazione della documentazione di release (check-list, waiver, change-log) nel rispetto delle procedure di qualità interne.
• Partecipazione e conduzione di design review, con attività di mentorship/formazione continua su metodologia e tool CAD per risorse junior.
• Laurea triennale/magistrale in Ingegneria Elettronica o affini
• ≥ 5 anni di esperienza in layout analogico transistor-level su ASIC/SoC
• Ottima conoscenza di Cadence Virtuoso e concetti PDK
• Padronanza di design-rule, DRC/LVS e tecniche di matching dispositivi
• Capacità di lavorare in autonomia su debug/chiusura PEX e sign-off
• Approccio rigoroso a precisione, ordine, documentazione e collaborazione di team
• Esperienza su nodi < 110 nm o processi BCD/HV
• Familiarità con metodologie DFM avanzate e vincoli di affidabilità
• Script Skill/TCL/Python per automazione CAD e flussi di verifica
• Conoscenza pratica di ESD e Latch-up prevention
• Esperienza di mentoring e coordinamento tecnico di risorse junior
• Familiarità con review multi-disciplinari e interfaccia con stakeholder esterni
• Economics: tempo indeterminato CCNL Commercio RAL 48-64K (in base all'esperienza) + buoni pasto elettronici.
• Crescita: mentorship strutturata con senior layout engineer, corsi EDA, partecipazione a conferenze (DATE, ISPD).
• Socialità: attività di team-building ed eventi regolari per rafforzare lo spirito di squadra.
• Benefit: bonus annuale legato ai risultati, mensa interna/buoni pasto, assicurazione sanitaria.

Move-X promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali.

Accogliamo candidati di ogni genere (ai sensi della Legge 903/77). Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) 2016/679 sulla protezione dei dati (GDPR).

Languages: Italiano

Settore CCNL: Commercio

CCNL: CCNL Commercio e Distribuzione (Confcommercio)