Layout IC Engineer

Move Silicon; Toscana; On-site; EUR 43,000 - 58,000; Full time

Benefits offered by this job

Mensa interna

Buoni pasto elettronici

Assicurazione sanitaria

Bonus annuale

Job summary

Move Silicon, divisione di Move S.p.A., cerca un Senior Analog IC Layout Engineer per guidare il layout transistor-level di circuiti analogici e mixed-signal. Lavorerai a contesti industriali e automotive, con responsabilità su sign-off, DRC/LVS/PEX e integrazione con i progettisti.

Il profilo ideale include 5+ anni di esperienza in layout analogico, autonomia, attenzione al dettaglio e capacità di mentorship verso risorse junior. Utilizzo di Cadence Virtuoso e competenze PDK sono essenziali.

Qualifications

• Laurea in Ingegneria Elettronica o affini.
• 5+ anni di esperienza in layout analogico transistor-level su ASIC/SoC.
• Ottima conoscenza di Cadence Virtuoso e concetti PDK.
• Padronanza di design-rule, DRC/LVS e tecniche di matching.
• Capacità di lavorare in autonomia su debug/chiusura PEX e sign-off.
• Esperienza su nodi <110 nm o processi BCD/HV.
• Familiarità con metodologie DFM avanzate e vincoli di affidabilità.
• Script Skill/TCL/Python per automazione CAD e flussi di verifica.
• Conoscenza pratica di ESD e Latch-up prevention
• Mentoring e coordinamento tecnico di risorse junior
• Familiarità con review multi-disciplinari e interfaccia con stakeholder esterni

Responsibilities

• Ownership del layout di blocchi analogici deep-submicron e BCD.
• Definizione di strategie di matching avanzato (common-centroid, interdigitazione, simmetrie).
• Routing manuale di alimentazione e segnali sensibili con minimizzazione di parassite R/C.
• Esecuzione, debug e chiusura di DRC, LVS e PEX con responsabilità sulla qualità di estrazione.
• Collaborazione con analog circuit designer per layout-versus-schematic e ottimizzazione area/performance.
• Contributo al miglioramento di metodologie di layout e checklist interne.
• Preparazione e validazione della documentazione di release (check-list, waiver, change-log).
• Partecipazione a design review e formazione di risorse junior

Skills

Autonomia

Mentoring

Teamwork

Sign-off debug

Reliability

Education

Laurea in Ingegneria Elettronica

Tools

Cadence Virtuoso

Calibre/PEX

EDA scripting (TCL/Python)

Job description

Divisione Move Silicon (Move S.p.A.)

Chi siamo

Move Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT. Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull’affidabilità e sulla sostenibilità dei nostri progetti.

La posizione

Cerchiamo un/una Senior Analog IC Layout Engineer

che guidi la realizzazione del layout transistor-level di circuiti analogici e mixed-signal ad alte prestazioni, affiancando i progettisti nello sviluppo e nella chiusura di tape-out complessi. Il profilo ideale ha esperienza consolidata su layout analogico professionale, eccellente attenzione al dettaglio, autonomia nella gestione del sign-off e capacità di mentorship verso profili junior.

Responsabilità principali

• Ownership del layout di blocchi analogici deep-submicron e BCD: amplificatori fully-differential, band-gap reference, regolatori di tensione, etc.
• Definizione e applicazione di strategie di matching avanzato (common-centroid, interdigitazione, simmetrie), guard-ring, shielding e isolamento substrato, con focus su robustezza a PVT e accoppiamenti.
• Routing manuale di rete di alimentazione e segnali sensibili con minimizzazione di parassite R/C, couplage capacitivo e criticità di integrità (grounding, return paths, crosstalk).
• Esecuzione, debug e chiusura di DRC, LVS e PEX (Cadence Assura/PEX, Siemens Calibre) con responsabilità sulla qualità di estrazione e sulla convergenza verso il sign-off.
• Collaborazione stretta con analog circuit designer per iterazioni di layout-versus-schematic, ottimizzazione area/performance e gestione delle modifiche (ECO) fino a tape-out.
• Contributo al miglioramento delle metodologie di layout e delle checklist interne (regole di stile, review template, best practice di matching/ESD/isolamento).
• Preparazione e validazione della documentazione di release (check-list, waiver, change-log) nel rispetto delle procedure di qualità interne.
• Partecipazione e conduzione di design review, con attività di mentorship/formazione continua su metodologia e tool CAD per risorse junior.
• Laurea triennale/magistrale in Ingegneria Elettronica o affini
• ≥ 5 anni di esperienza in layout analogico transistor-level su ASIC/SoC
• Ottima conoscenza di Cadence Virtuoso e concetti PDK
• Padronanza di design-rule, DRC/LVS e tecniche di matching dispositivi
• Capacità di lavorare in autonomia su debug/chiusura PEX e sign-off
• Approccio rigoroso a precisione, ordine, documentazione e collaborazione di team
• Esperienza su nodi < 110 nm o processi BCD/HV
• Familiarità con metodologie DFM avanzate e vincoli di affidabilità
• Script Skill/TCL/Python per automazione CAD e flussi di verifica
• Conoscenza pratica di ESD e Latch-up prevention
• Esperienza di mentoring e coordinamento tecnico di risorse junior
• Familiarità con review multi-disciplinari e interfaccia con stakeholder esterni
• Economics: tempo indeterminato CCNL Commercio RAL 43-58K (in base all'esperienza) + buoni pasto elettronici.
• Crescita: mentorship strutturata con senior layout engineer, corsi EDA, partecipazione a conferenze (DATE, ISPD).
• Socialità: attività di team-building ed eventi regolari per rafforzare lo spirito di squadra.
• Benefit: bonus annuale legato ai risultati, mensa interna/buoni pasto, assicurazione sanitaria.

Move-X promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali.

Accogliamo candidati di ogni genere (ai sensi della Legge 903/77). Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) 2016/679 sulla protezione dei dati (GDPR).