Senior analog ic layout engineer - transistor-level design

Move Silicon; Lombardia; Hybrid; EUR 48,000 - 64,000; Full time

Benefits offered by this job

Buoni pasto elettronici

Assicurazione sanitaria

Mensa interna

Job summary

Move Silicon cerca un Senior Analog IC Layout Engineer per guidare il layout transistor-level di circuiti analogici e mixed-signal ad alte prestazioni. Lavorerai accanto ai progettisti per chiudere tape-out complessi, con responsabilità su DRC/LVS/PEX e su strategie di matching avanzate, in un team che valorizza l’ordine e la qualità.

Il profilo ideale comprende esperienza consolidata in layout analogico su ASIC/SoC, autonomia nel sign-off e capacità di mentorship verso risorse junior.

Qualifications

• Laurea in Ingegneria Elettronica o affine.
• 5+ anni di esperienza in layout analogico transistor-level su ASIC/SoC.
• Ottima conoscenza Cadence Virtuoso e concetti PDK.
• Padronanza di DRC/LVS e tecniche di matching.
• Capacità di lavorare in autonomia su debug/chiusura PEX e sign-off.
• Precisione, ordine, documentazione e collaborazione di team.

Responsibilities

• Ownership del layout di blocchi analogici deep-submicron e BCD: amplificatori, band-gap, regolatori di tensione.
• Definizione di strategie di matching avanzato e guard-ring, shieldings e isolamento.
• Routing manuale di alimentazione e segnali con minimizzazione di parassiti e crosstalk.
• Esecuzione e chiusura di DRC, LVS e PEX con attenzione all'estrazione e sign-off.
• Collaborazione con analog circuit designer per layout-versus-schematic e ECO fino a tape-out.
• Contributo a metodologie di layout, checklist interne e best practice di matching/ESD/isolamento.
• Preparazione e validazione della documentazione di release e change-log.
• Partecipazione a design review e mentoring di risorse junior.

Skills

Esperienza 5+ anni layout analogico

Cadence Virtuoso

PDK concepts

DRC/LVS

Matching techniques

Autonomia in debug/PEX sign-off

Precisione e documentazione

Education

Laurea in Ingegneria Elettronica

Tools

Conversazione con progettisti analogici

Job description

Luogo di lavoro: Milano

Senior Analog IC Layout Engineer - Transistor-Level Design

Divisione Move Silicon (Move S.p.A.)

Chi siamo

Move Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT. Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull'affidabilità e sulla sostenibilità dei nostri progetti.

La posizione

Cerchiamo un/una Senior Analog IC Layout Engineer

che guidi la realizzazione del layout transistor-level di circuiti analogici e mixed-signal ad alte prestazioni, affiancando i progettisti nello sviluppo e nella chiusura di tape-out complessi. Il profilo ideale ha esperienza consolidata su layout analogico professionale, eccellente attenzione al dettaglio, autonomia nella gestione del sign-off e capacità di mentorship verso profili junior.

Responsabilità principali

• Ownership del layout di blocchi analogici deep-submicron e BCD: amplificatori fully-differential, band-gap reference, regolatori di tensione, etc.
• Definizione e applicazione di strategie di matching avanzato (common-centroid, interdigitazione, simmetrie), guard-ring, shielding e isolamento substrato, con focus su robustezza a PVT e accoppiamenti.
• Routing manuale di rete di alimentazione e segnali sensibili con minimizzazione di parassite R/C, couplage capacitivo e criticità di integrità (grounding, return paths, crosstalk).
• Esecuzione, debug e chiusura di DRC, LVS e PEX (Cadence Assura/PEX, Siemens Calibre) con responsabilità sulla qualità di estrazione e sulla convergenza verso il sign-off.
• Collaborazione stretta con analog circuit designer per iterazioni di layout-versus-schematic, ottimizzazione area/performance e gestione delle modifiche (ECO) fino a tape-out.
• Contributo al miglioramento delle metodologie di layout e delle checklist interne (regole di stile, review template, best practice di matching/ESD/isolamento).
• Preparazione e validazione della documentazione di release (check-list, waiver, change-log) nel rispetto delle procedure di qualità interne.
• Partecipazione e conduzione di design review, con attività di mentorship/formazione continua su metodologia e tool CAD per risorse junior.

Requisiti

Must-have

• Laurea triennale/magistrale in Ingegneria Elettronica o affini
• ≥ 5 anni di esperienza in layout analogico transistor-level su ASIC/SoC
• Ottima conoscenza di Cadence Virtuoso e concetti PDK
• Padronanza di design-rule, DRC/LVS e tecniche di matching dispositivi
• Capacità di lavorare in autonomia su debug/chiusura PEX e sign-off
• Approccio rigoroso a precisione, ordine, documentazione e collaborazione di team

Nice ti have

• Esperienza su nodi
• Familiarità con metodologie DFM avanzate e vincoli di affidabilità
• Script Skill/TCL/Python per automazione CAD e flussi di verifica
• Conoscenza pratica di ESD e Latch-up prevention
• Esperienza di mentoring e coordinamento tecnico di risorse junior
• Familiarità con review multi-disciplinari e interfaccia con stakeholder esterni

Cosa offriamo

• Economics: tempo indeterminato CCNL Commercio RAL 48-64K (in base all'esperienza) + buoni pasto elettronici.
• Crescita: mentorship strutturata con senior layout engineer, corsi EDA, partecipazione a conferenze (DATE, ISPD).
• Socialità: attività di team-building ed eventi regolari per rafforzare lo spirito di squadra.
• Benefit: bonus annuale legato ai risultati, mensa interna/buoni pasto, assicurazione sanitaria.

Sede di lavoro

Milano (ibrido).

Move-X promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali.

Accogliamo candidati di ogni genere (ai sensi della Legge 903/77). Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) 2016/679 sulla protezione dei dati (GDPR).