Digital backend engineer - physical design & sign-off - milano

Move Silicon; Lombardia; Hybrid; EUR 38.000 - 53.000; Vollzeit

Benefits dieser Stelle

Mensa interna

Assicurazione sanitaria

Bonus annuale

Formazione tool EDA

Team-building

Zusammenfassung

Move Silicon, la business unit di Move S.p.A., cerca un Digital Backend Engineer per un nuovo team di ingegneri a Milano. La figura si occuperà di progettazione RTL-to-GDS per ASIC/SoC, occupandosi di floor-planning, Place-&-Route, CTS, STA e sign-off.”

“Indispensabile esperienza in backend/physical design e laurea magistrale in ingegneria elettronica o informatica; competenze in Innovus/ICC2/Aprisa e PrimeTime/Tempus. L’offerta prevede smart working e opportunità di crescita.”

Qualifikationen

• Esperienza di backend/physical design ASIC/SoC (4–5 anni).
• Laurea magistrale in Ingegneria Elettronica o Informatica.
• Padronanza di strumenti EDA (Innovus/ICC2/Aprisa; PrimeTime/Tempus).
• Conoscenze CTS/STA/DRC-LVS e chiusura timing multi‑corner.
• Scripting in TCL/Python e uso di Git.

Aufgaben

• Synthesis e floor-planning a partire da netlist RTL; definizione di macro placement e power grid.
• Place-&-Route con Cadence Innovus, ICC2 e Fusion; gestione congestione e timing.
• CTS e ottimizzazione di skew/jitter/insertion delay.
• STA con PrimeTime/Tempus; chiusura hold e path critici multi-corner.
• Power e IR-drop analysis; uso UPF e DVFS; integrazione di tecniche low-power.
• Verifiche fisiche (DRC/LVS) e sign-off layout con Calibre/Pegasus; script di automazione (TCL/Python).
• Generazione documentazione tecnica e report per designer e management.
• Mentorship di junior e interfaccia con foundry e service house di package & test.

Kenntnisse

backend/physical design

Innovus/ICC2/Aprisa

PrimeTime/Tempus

CTS/STA/DRC-LVS

TCL/Python scripting

Git

Ausbildung

Laurea magistrale in Ingegneria Elettronica/Informatica

Tools

Innovus

ICC2

Aprisa

Jobbeschreibung

Luogo di lavoro: Milano

Chi siamo

Move Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT. Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull'affidabilità e sulla sostenibilità dei nostri progetti.

La posizione

Stiamo costruendo un nuovo team di ingegneri altamente qualificati per affrontare le sfide più complesse sul digital backend, con un focus sull'innovazione e sull'eccellenza tecnica.

Cerchiamo a tale scopo un/unaDigital Backend Engineercon solida esperienza nella progettazione fisica (RTL-to-GDS) di ASIC/SoC complessi. La figura sarà responsabile di floor-planning, place-&route, timing closure e verifiche di sign-off, assicurando che i nostri dispositivi rispettino gli obiettivi di prestazioni, area e potenza prima del tape-out.

Responsabilità principali

• Synthesis e floor-planning a partire da netlist RTL, definendo macro placement, channel e power grid.
• Place-&Route (Cadence Innovus, Synopsys ICC2/ Fusion Compiler, Siemens Aprisa) con focus su congestione, timing e DRC.
• Clock-Tree Synthesis (CTS) e ottimizzazione di skew, jitter e insertion delay.
• Static Timing Analysis (STA) con PrimeTime o Tempus, chiusura di hold/set-up e path criticali multi-corner.
• Power e IR-drop analysis, integrazione di tecniche low-power (UPF, DVFS, power gating).
• Physical verification (DRC/LVS), EM/IR e sign-off di layout con Calibre o Pegasus.
• Script di automazione (TCL, Python, Bash) per flussi P&R e regressioni di verifica su server farm.
• Generazione di documentazione tecnica e report di stato per designer digitali, layout e management.
• Mentorship di profili junior e interfaccia con foundry e service house di package & test.

Requisiti

Must-have

4-5 anni di esperienza inbackend/physical design ASIC o SoC

Laurea magistrale in Ingegneria Elettronica/Informatica (o equivalente)

Padronanza diInnovus/ICC2/Aprisa e PrimeTime/Tempus

Competenze diCTS, STA, DRC/LVS e chiusura timing multi-corner

Capacità di scripting inTCL/Python e uso di Git

Nice-to-have

Esperienza su nodi FinFET ≤ 7 nm

Implementazionilow-power avanzate (UPF, active clock gating)

Sign-offEMIR (Voltus, RedHawk)

Integrazione IP ad alta velocità (PCIe, DDR, SerDes)

Conoscenza requisitiISO 26262/AEC-Q100 per automotive

Cosa offriamo

• Economics: contratto a tempo indeterminato CCNL Commercio RAL 38-53K (da parametrare in base all'esperienza).
• Crescita: ambiente dinamico che favorisce innovazione e formazione continua (corsi tool EDA, conferenze DATE/ISPD).
• Sede: uffici nel cuore di Milano, vicino a trasporti pubblici e servizi.
• Socialità: team-building ed eventi regolari per rafforzare lo spirito di squadra.
• Benefit: bonus annuale legato ai risultati, mensa interna/buoni pasto, assicurazione sanitaria.

Sede di lavoro

Via Marcantonio Colonna 35, 20149 Milano - possibilità di smart working.

Via Carlo Piaggia 421, 55100 Lucca - possibilità di smart working.

Move-X promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali.

Accogliamo candidati di ogni genere (ai sensi della Legge 903/77). Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) 2016/679 sulla protezione dei dati (GDPR).