Hybrid Digital Backend Engineer for ASIC/SoC

Move Silicon; Lombardia; Hybride; EUR 38 000 - 53 000; Plein temps

Avantages offerts par ce poste

Mensa interna

Assicurazione sanitaria

Bonus annuale

Formazione tool EDA

Team-building

Résumé du poste

Move Silicon, la business unit di Move S.p.A., cerca un Digital Backend Engineer per un nuovo team di ingegneri a Milano. La figura si occuperà di progettazione RTL-to-GDS per ASIC/SoC, occupandosi di floor-planning, Place-&-Route, CTS, STA e sign-off.”

“Indispensabile esperienza in backend/physical design e laurea magistrale in ingegneria elettronica o informatica; competenze in Innovus/ICC2/Aprisa e PrimeTime/Tempus. L’offerta prevede smart working e opportunità di crescita.”

Qualifications

• Esperienza di backend/physical design ASIC/SoC (4–5 anni).
• Laurea magistrale in Ingegneria Elettronica o Informatica.
• Padronanza di strumenti EDA (Innovus/ICC2/Aprisa; PrimeTime/Tempus).
• Conoscenze CTS/STA/DRC-LVS e chiusura timing multi‑corner.
• Scripting in TCL/Python e uso di Git.

Responsabilités

• Synthesis e floor-planning a partire da netlist RTL; definizione di macro placement e power grid.
• Place-&-Route con Cadence Innovus, ICC2 e Fusion; gestione congestione e timing.
• CTS e ottimizzazione di skew/jitter/insertion delay.
• STA con PrimeTime/Tempus; chiusura hold e path critici multi-corner.
• Power e IR-drop analysis; uso UPF e DVFS; integrazione di tecniche low-power.
• Verifiche fisiche (DRC/LVS) e sign-off layout con Calibre/Pegasus; script di automazione (TCL/Python).
• Generazione documentazione tecnica e report per designer e management.
• Mentorship di junior e interfaccia con foundry e service house di package & test.

Connaissances

backend/physical design

Innovus/ICC2/Aprisa

PrimeTime/Tempus

CTS/STA/DRC-LVS

TCL/Python scripting

Git

Formation

Laurea magistrale in Ingegneria Elettronica/Informatica

Outils

Innovus

ICC2

Aprisa

Description du poste

Move Silicon, la business unit di Move S.p.A., cerca un Digital Backend Engineer per un nuovo team di ingegneri a Milano. La figura si occuperà di progettazione RTL-to-GDS per ASIC/SoC, occupandosi di floor-planning, Place-&-Route, CTS, STA e sign-off.”

“Indispensabile esperienza in backend/physical design e laurea magistrale in ingegneria elettronica o informatica; competenze in Innovus/ICC2/Aprisa e PrimeTime/Tempus. L’offerta prevede smart working e opportunità di crescita.”