Stage FPGA pour Récepteur de radionavigation drone

ELSYS Design SA; Valbonne; On-site; EUR 7,800 - 11,000; Full time

Benefits offered by this job

Titre restaurant presque intégralement

Accès aux activités sociales etCulture

Prime Transport de 200 € net par an.

Job summary

ELSYS Design recherche un stagiaire en ingénierie micro‑électronique pour étoffer une architecture top‑level et la décrire à un niveau plus bas. Le design se fait sur une carte Intel/Altera en VHDL ou Verilog, avec développement sur processeur embarqué (NIOS II) pour l’envoi de commandes et la construction des trames série.

L’agence est rattachée à Nice Sophia‑Antipolis et le candidat doit être en 3e année d’un cycle ingénieur en micro‑électronique, maîtrisant VHDL, C/C++ et des notions de

Qualifications

• 3e année d’ingénierie en Micro‑Électronique exigée ou en cours.
• Connaissances en VHDL et en C/C++ acquises en cours ou TP.
• Expérience de scripting (Makefile, TCL) appréciée.
• Dynamique, passionné(e), motivé(e) et prêt à relever des défis techniques.

Responsibilities

• Étoffer et décrire une architecture top-level proposée pour le projet.
• Travailler sur une carte de développement (Intel/Altera) en VHDL ou Verilog.
• Développer sur processeur embarqué (NIOS II) pour envoyer des commandes et lire des statuts.
• Construire les trames de sortie vers le lien série et assurer l’intégration logicielle.

Skills

VHDL

C/C++

Makefile

TCL

Education

Troisième année du cycle ingénieur - Micro‑Électronique

Tools

Makefile

TCL

Job description

ELSYS Design recherche un stagiaire en ingénierie micro‑électronique pour étoffer une architecture top‑level et la décrire à un niveau plus bas. Le design se fait sur une carte Intel/Altera en VHDL ou Verilog, avec développement sur processeur embarqué (NIOS II) pour l’envoi de commandes et la construction des trames série.

L’agence est rattachée à Nice Sophia‑Antipolis et le candidat doit être en 3e année d’un cycle ingénieur en micro‑électronique, maîtrisant VHDL, C/C++ et des notions de