Stage FPGA/SoC Spatial: Prototypage ELSIGNAL

ELSYS Design SA; Toulouse; Sur place; EUR 13 000 - 18 000; Plein temps

Avantages offerts par ce poste

Titre restaurant presque intégralement

Accès activités sociales et culturells

Prime Transport de 200 € net par an

Résumé du poste

ELSYS Design recrute un stagiaire ingénieur/e en dernière année pour travailler sur la plateforme ELSIGNAL basée sur un SoC AMD Versal Edge. Vous participerez au co-design hardware/software et au développement FPGA/C++ sous Vitis, Linux embarqué et Yocto, avec supervision et tests en laboratoire.

Le stage vise à développer une chaîne complète de prototypage, des interfaces ADC/DAC et des communications Ethernet/SpaceFibre, en favorisant l’intégration sur cible et la vérification logicielle et

Qualifications

• Étudiant en dernière année d’école d’ingénieurs ou Master 2 en électronique/FPGA.
• Bonnes bases en conception logique et/ou en programmation C/C++.
• Intérêt pour le co-design hardware/software.
• Première expérience académique ou personnelle avec FPGA, microprocesseur embarqué ou Linux.
• Connaissances en VHDL, Python, AXI, SPI, LVDS, DMA, Ethernet, Yocto ou drivers.
• Autonomie, rigueur, curiosité, esprit d’équipe et capacité à documenter les résultats.
• Intérêt pour le spatial, l’aéronautique et la défense ; bon niveau d’anglais technique.

Responsabilités

• Analyser les cas d’usage et formaliser les exigences fonctionnelles et de performance.
• Définir l’architecture : ADC/DAC, logique programmable, Processing System, mémoires, horloges, tests.
• Étudier les interfaces des cartes ADC/DAC FMC et leurs contraintes.
• Développer en VHDL les fonctions FPGA d’acquisition, génération, synchronisation et traitement.
• Intégrer SPI, LVDS, AXI4-Lite, AXI4-Stream et DMA entre logique et Processing System.
• Développer en C/C++ les drivers et une application bare-metal sous Vitis; Linux embarqué Yocto.
• Intégrer les développements dans un Linux embarqué construit avec Yocto et développer en Python les outils de supervision.

Connaissances

Conception logique

Programmation C/C++

Co-design hardware/software

Anglais technique

Autonomie

Formation

École d’ingénieurs / Master 2 en électronique/FPGA

Outils

VHDL

Python

AXI

SPI

LVDS

DMA

Ethernet

Yocto

QuestaSim

VUnit

Description du poste

ELSYS Design recrute un stagiaire ingénieur/e en dernière année pour travailler sur la plateforme ELSIGNAL basée sur un SoC AMD Versal Edge. Vous participerez au co-design hardware/software et au développement FPGA/C++ sous Vitis, Linux embarqué et Yocto, avec supervision et tests en laboratoire.

Le stage vise à développer une chaîne complète de prototypage, des interfaces ADC/DAC et des communications Ethernet/SpaceFibre, en favorisant l’intégration sur cible et la vérification logicielle et