Stage SoC Space: Plateforme ELSIGNAL FPGA-Linux

ELSYS Design SA; Toulouse; Hybride; EUR 8 900 - 13 000; Plein temps

Avantages offerts par ce poste

Titre restaurant presque intégralement

Activités sociales et culturelles du C

Prime Transport de 200 € net par an

Résumé du poste

ELSYS Design recherche un stagiaire ingénieur en électronique numérique et systèmes embarqués pour contribuer au co‑design matériel/logiciel d’une plateforme SoC orientée spatial. Vous travaillerez sur FPGA, Processing System et interfaces de communication dans un cadre industriel et collaboratif.

Le stage implique le développement en VHDL et C/C++, l’intégration sous Linux Yocto et la vérification avec VUnit/QuestaSim, avec une exposition complète au cycle V et à l’architecture d’un SoC AMD

Qualifications

• Étudiant en fin de cursus ingénieur ou Master 2, électronique numérique, systèmes embarqués ou FPGA/SoC.
• Bonnes bases en conception logique et/ou programmation C/C++, intérêt pour co‑design hardware/software.
• Première expérience académique ou personnelle avec FPGA, microprocesseur embarqué ou Linux.
• Connaissances appréciées: VHDL, Python, AXI, SPI, LVDS, DMA, Ethernet, Yocto, drivers.

Responsabilités

• Analyser les cas d’usage et formaliser les exigences fonctionnelles et de performance.
• Définir l’architecture: ADC/DAC, FPGA, Processing System, mémoires, horloges, banc de test.
• Étudier les interfaces FMC ADC/DAC, formats de données et contraintes électriques.
• Développer en VHDL les fonctions FPGA: acquisition, génération, synchronisation, buffers.
• Intégrer SPI, LVDS, AXI4-Lite, AXI4-Stream et DMA entre logique et Processing System.
• Utiliser GTY/GTYP et intégrer Ethernet, SpaceWire et SpaceFibre.
• Développer registres de contrôle, interruptions, diagnostics et auto-test.
• Coder drivers et une application bare‑metal en C/C++ sous Vitis; Linux embarqué Yocto.
• Python pour supervision, récupération de données et automatisation des tests.
• Vérification: VUnit et QuestaSim; synthèse et fermeture temporelle sous Vivado.

Connaissances

Conception logique

C/C++

Co‑design hardware / software

Anglais technique

Autonomie

Rigueur

Esprit d’équipe

Formation

École d’ingénieurs – dernière année

Master 2 en électronique numérique / systèmes embarqués / informatique industrielle / FPGA / SoC

Outils

VHDL

Python

C/C++

Yocto

Linux embarqué

Vivado

Vitis

QuestaSim

VUnit

Ethernet

SpaceWire

SpaceFibre

Description du poste

ELSYS Design recherche un stagiaire ingénieur en électronique numérique et systèmes embarqués pour contribuer au co‑design matériel/logiciel d’une plateforme SoC orientée spatial. Vous travaillerez sur FPGA, Processing System et interfaces de communication dans un cadre industriel et collaboratif.

Le stage implique le développement en VHDL et C/C++, l’intégration sous Linux Yocto et la vérification avec VUnit/QuestaSim, avec une exposition complète au cycle V et à l’architecture d’un SoC AMD