Stage FPGA: Développement d’une brique réutilisable

ELSYS Design SA; Valence; On-site; EUR 11,000 - 16,000; Part time

Benefits offered by this job

Stage conventionné et rémunéré

Lieu: Valence

Job summary

ELSYS Design est une société d'ingénierie spécialisée dans les systèmes électroniques embarqués. Un stage en développement FPGA propose de concevoir et valider une brique réutilisable couvrant l'architecture, RTL et intégration sur carte.

Vous travaillerez au sein d'une équipe R&D et participerez à la vérification, la simulation et l'optimisation des performances. Stage conventionné et rémunéré, durée de 6 mois, lieu à Valence.

Qualifications

• Étudiant en dernière année d'école d'ingénieurs ou Master, spécialisation en électronique numérique, systèmes embarqués ou conception FPGA.
• Connaissances en VHDL ou SystemVerilog attendues et première expérience des outils FPGA.
• Maîtrise des notions de timing, interfaces numériques et vérification.

Responsibilities

• Analyser le besoin et formaliser les exigences fonctionnelles et les contraintes de performance.
• Définir l'architecture de la brique FPGA et ses interfaces matérielles et logicielles.
• Développer la fonction en langage de description matériel.
• Mettre en place l'environnement de simulation et les moyens de vérification.
• Réaliser la synthèse et l'implémentation et analyser le timing et les ressources.
• Intégrer et valider la brique sur une carte FPGA d'évaluation.
• Rédiger une documentation technique complète pour la capitalisation interne.
• Optionnel: automatiser les phases de simulation, de génération et de validation.

Skills

VHDL

SystemVerilog

FPGA design

Python

Git

CI tools

FPGA toolchain

Education

Master ou MSc en électronique numérique, systèmes embarqués ou conception FPGA

Tools

VHDL tools

SystemVerilog simulators

FPGA toolchain

Job description

ELSYS Design est une société d'ingénierie spécialisée dans les systèmes électroniques embarqués. Un stage en développement FPGA propose de concevoir et valider une brique réutilisable couvrant l'architecture, RTL et intégration sur carte.

Vous travaillerez au sein d'une équipe R&D et participerez à la vérification, la simulation et l'optimisation des performances. Stage conventionné et rémunéré, durée de 6 mois, lieu à Valence.