Stage FPGA: Brique réutilisable — Dév & Validation

Elsys Design; Valence; Sur place; EUR 6 700 - 8 900; Plein temps

Avantages offerts par ce poste

Titre restaurant

Accès aux activités sociales etCulture

Prime Transport de 200 € net par an

Résumé du poste

ELSYS Design recherche un stagiaire en électronique numérique et systèmes embarqués pour concevoir et valider une brique FPGA réutilisable. Le stage couvrira l’architecture, le HDL (VHDL/SystemVerilog), la vérification et l’intégration sur une carte d’évaluation.

Durée de 6 mois, lieu à Valence, stage conventionné et rémunéré. Une première expérience avec les outils FPGA et les environnements de vérification est appréciée, et un niveau Master/MSc est souhaité.

Qualifications

• Stage en électronique numérique et FPGA nécessitant des connaissances en VHDL ou SystemVerilog.
• Connaissances des outils FPGA et de la vérification/validation.
• Capacité à documenter et capitaliser les connaissances.

Responsabilités

• Concevoir et valider une brique FPGA réutilisable selon un cas d'usage.
• Définir architecture, interfaces et développer la fonction en HDL.
• Réaliser simulation, synthèse et analyse des contraintes de timing.
• Intégrer sur carte d’évaluation et préparer démonstrateur et documentation.

Connaissances

VHDL

SystemVerilog

FPGA tools

Python

Git

CI/CD

Formation

Master en électronique numérique / systèmes embarqués

Outils

Vivado

ModelSim

Description du poste

ELSYS Design recherche un stagiaire en électronique numérique et systèmes embarqués pour concevoir et valider une brique FPGA réutilisable. Le stage couvrira l’architecture, le HDL (VHDL/SystemVerilog), la vérification et l’intégration sur une carte d’évaluation.

Durée de 6 mois, lieu à Valence, stage conventionné et rémunéré. Une première expérience avec les outils FPGA et les environnements de vérification est appréciée, et un niveau Master/MSc est souhaité.