Stage - Développement et validation d’une brique FPGA réutilisable

Elsys Design

Valence

Sur place

EUR 6 700 - 8 900

Plein temps

Il y a 42 heures
Soyez parmi les premiers à postuler
Générateur de candidature

Obtenez une réponse de cet employeur — un CV et une lettre de motivation adaptés exactement à ce qu’il recherche.

Passez les filtres ATS

Avantages offerts par ce poste

Titre restaurant
Accès aux activités sociales etCulture
Prime Transport de 200 € net par an

Résumé du poste

ELSYS Design recherche un stagiaire en électronique numérique et systèmes embarqués pour concevoir et valider une brique FPGA réutilisable. Le stage couvrira l’architecture, le HDL (VHDL/SystemVerilog), la vérification et l’intégration sur une carte d’évaluation.

Durée de 6 mois, lieu à Valence, stage conventionné et rémunéré. Une première expérience avec les outils FPGA et les environnements de vérification est appréciée, et un niveau Master/MSc est souhaité.

Qualifications

  • Stage en électronique numérique et FPGA nécessitant des connaissances en VHDL ou SystemVerilog.
  • Connaissances des outils FPGA et de la vérification/validation.
  • Capacité à documenter et capitaliser les connaissances.

Responsabilités

  • Concevoir et valider une brique FPGA réutilisable selon un cas d'usage.
  • Définir architecture, interfaces et développer la fonction en HDL.
  • Réaliser simulation, synthèse et analyse des contraintes de timing.
  • Intégrer sur carte d’évaluation et préparer démonstrateur et documentation.

Connaissances

VHDL
SystemVerilog
FPGA tools
Python
Git
CI/CD

Formation

Master en électronique numérique / systèmes embarqués

Outils

Vivado
ModelSim

Description du poste

Développement et validation d’une brique FPGA réutilisable

Contexte
Dans le cadre de nos activités de R&D en systèmes embarqués, nous souhaitons renforcer notre capacité à concevoir, intégrer et valider des fonctions numériques sur FPGA. L’objectif est de disposer d’une base technique robuste et réutilisable pour de futurs projets nécessitant des traitements matériels performants et maîtrisés.
Le stage permettra d’aborder l’ensemble du cycle de développement FPGA, depuis la définition de l’architecture jusqu’à la validation sur cible, en passant par la conception RTL, la vérification et l’intégration dans un environnement matériel et logiciel.

Le stage
Le ou la stagiaire aura pour mission de concevoir et valider une brique FPGA réutilisable répondant à un cas d’usage représentatif de nos activités. Les exemples les plus probables sont une brique de communication (SPI / UART / SpaceWire) ou une fonction de traitement de données issues d’un capteur d’image ou d’un flux vidéo.
Ce travail constituera un socle interne pour de futurs développements FPGA. Une fois la fonction principale validée, le stage pourra se prolonger par son intégration sur une carte d’évaluation, la mise en place d’interfaces avec un processeur embarqué et la production d’éléments de démonstration et de documentation réutilisables par les équipes.

Missions principales

  • Analyser le besoin et formaliser les exigences fonctionnelles et les contraintes de performance.
  • Définir l’architecture de la brique FPGA et ses interfaces matérielles et logicielles.
  • Développer la fonction en langage de description matériel.
  • Mettre en place l’environnement de simulation et les moyens de vérification associés.
  • Réaliser la synthèse, l’implémentation et l’analyse des contraintes de timing et de ressources.
  • Intégrer et valider la brique sur une carte FPGA d’évaluation.
  • Mettre au point un démonstrateur représentatif
  • Rédiger une documentation technique complète pour la capitalisation interne.
  • En option, automatiser les phases de simulation, de génération et de validation.

Environnement technique

  • FPGA et cartes d’évaluation du commerce
  • VHDL et/ou SystemVerilog
  • Outils de simulation, de synthèse et d’implémentation FPGA
  • Protocoles et interfaces de communication numériques
  • Traitement de données capteur, image ou vidéo
  • Python, Git et outils d’intégration continue

Compétences développées

  • Maîtrise du cycle complet de développement FPGA, de la spécification à la validation sur cible.
  • Conception d’architectures numériques synthétisables et réutilisables.
  • Mise en place d’une stratégie de simulation et de vérification.
  • Analyse des performances, de l’utilisation des ressources et des contraintes temporelles.
  • Intégration matériel-logiciel sur une plateforme embarquée.
  • Documentation technique et capitalisation des connaissances.
Profil recherché

Profil recherché
Vous êtes étudiant ou étudiante en dernière année d’école d’ingénieurs ou en formation de niveau Master, avec une spécialisation en électronique numérique, systèmes embarqués ou conception FPGA.
Vous appréciez comprendre le fonctionnement interne des systèmes numériques et passer de la simulation à la validation sur carte. Curieux, rigoureux et autonome, vous savez structurer votre démarche, analyser les résultats obtenus et documenter vos travaux.
Des connaissances en VHDL ou SystemVerilog ainsi qu’en électronique numérique sont attendues. Une première expérience des outils FPGA, de la vérification, des interfaces de communication ou du traitement d’image sera appréciée.

Informations complémentaires

  • Stage conventionné et rémunéré.
  • Durée : 6 mois.
  • Lieu : locaux de Valence.
  • Niveau d’étude : Master, MSc ou Programme Grande École.
  • Fonction : électron ique numérique et systèmes embarqués.
  • Date limite de candidature : 15 janvier 2027.

Rejoignez un projet concret couvrant toute la chaîne de développement FPGA, de l’architecture numérique jusqu’à la validation sur cible.

Avantages salariaux
  • Titre restaurant presque intégralement pris en charge
  • Accès aux activités sociales et culturelles du CSE
  • Prime Transport de 200 € net par an.
Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?

Obtenez votre examen gratuit et confidentiel de votre CV.
ou faites glisser et déposez votre fichier ici.
Similar jobs

Postes similaires à comparer

Stage - Développement et Validation d'Une Brique Fpga Réutilisable H/F
Stage - Développement et Validation d'Une Brique Fpga Réutilisable H/F

ELSYS Design • Valence

Sur place
EUR 11 000 - 15 000
Titre restaurant
Accès activités sociales et culturell
Prime Transport 200 € net/an
Ingénieur(e) Design FPGA / SoC (H/F)
Ingénieur(e) Design FPGA / SoC (H/F)

Elsys Design • Toulouse

Sur place
EUR 45 000 - 65 000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+4
Ingénieur Design FPGA / SoC (H/F) - Jeune diplômé
Ingénieur Design FPGA / SoC (H/F) - Jeune diplômé

Elsys Design • Cachan

Sur place
EUR 45 000 - 65 000
10 jours RTT
Repas/Titre restaurant
Mutuelle Santé Famille
+4
STAGE-Design FPGA d’un récepteur de radionavigation (Drone) F/H
STAGE-Design FPGA d’un récepteur de radionavigation (Drone) F/H

Elsys Design • Valbonne

Sur place
EUR 6 700 - 10 000
Titre restaurant
Activités sociales et culturelles du C
Prime Transport de 200 € net par an
Stage-Design Rtl Autour d'Une IP Risc-V pour Asic - Soc - Fpga H/F
Stage-Design Rtl Autour d'Une IP Risc-V pour Asic - Soc - Fpga H/F

Elsys Design • Valbonne

Sur place
EUR 55 000 - 65 000
Titre restaurant presque intégralement pris en charge
Accès aux activités sociales et culturelles du CSE
Prime Transport de 200 € net par an
Stage - Mise en Place d'Aosp pour le Développement d'Un Os Android H/F
Stage - Mise en Place d'Aosp pour le Développement d'Un Os Android H/F

ELSYS Design • Valence

Sur place
EUR 11 000 - 13 000
Titre restaurant
Prime Transport 200 € net/an
Activités sociales et culturelles du C
+1
Stage-Accélération de Réseaux de Neurones Profonds sur Fpga H/F
Stage-Accélération de Réseaux de Neurones Profonds sur Fpga H/F

Elsys Design • Valbonne

Sur place
EUR 10 000 - 12 000
Titre restaurant
Activités sociales et culturelles du C
Prime Transport de 200 € net par an
Stage - Mise en place d’AOSP pour le développement d’un OS Android
Stage - Mise en place d’AOSP pour le développement d’un OS Android

Elsys Design • Valence

Sur place
EUR 8 400 - 12 000
Titre restaurant
Activités sociales et culturelles du C
Prime Transport 200€ net/an
Leader Technique FPGA - H/F
Leader Technique FPGA - H/F

Elsys Design • France

Hybride
EUR 90 000 - 120 000
RTT
Repas / Titres-restaurants
Mutuelle Santé
+4
Ingénieur FPGA - H/F
Ingénieur FPGA - H/F

Elsys Design • France

Hybride
EUR 55 000 - 85 000
RTT 10 jours/an
Repas / Titre restaurant
Mutuelle Santé Famille
+4