Stage - Développement et Validation d'Une Brique Fpga Réutilisable H/F

ELSYS Design

Valence

Sur place

EUR 11 000 - 15 000

Plein temps

14 jours+
Générateur de candidature

Transformez ce poste en entretien — un CV et une lettre de motivation conçus selon ce que cet employeur recherche.

Passez les filtres ATS

Avantages offerts par ce poste

Titre restaurant
Accès activités sociales et culturell
Prime Transport 200 € net/an

Résumé du poste

ELSYS Design, à Valence, propose un stage de développement et validation d'une brique FPGA réutilisable dans le cadre de projets R&D en systèmes embarqués.

Le ou la stagiaire concevra et validera une fonction FPGA, potentiellement SPI/UART/SpaceWire ou traitement d'images, et participera à l'intégration sur carte et à la documentation technique.

Qualifications

  • Étudiant en dernière année d'école d'ingénieurs ou Master, spécialisé en électronique numérique ou systèmes embarqués.
  • Connaissance pratique de VHDL ou SystemVerilog et des outils FPGA.
  • Première expérience en vérification, synthèse et intégration sur carte est appréciée.

Responsabilités

  • Analyser le besoin et formaliser les exigences fonctionnelles et les contraintes de performance.
  • Définir l'architecture de la brique FPGA et ses interfaces matérielles et logicielles.
  • Développer la fonction en langage de description matériel.
  • Mettre en place l'environnement de simulation et les moyens de vérification associés.
  • Réaliser la synthèse, l'implémentation et l'analyse des contraintes de timing et de ressources.
  • Intégrer et valider la brique sur une carte FPGA d'évaluation.
  • Mettre au point un démonstrateur représentatif
  • Rédiger une documentation technique complète pour la capitalisation interne.
  • En option, automatiser les phases de simulation, de génération et de validation.

Connaissances

VHDL
SystemVerilog
FPGA design
Vérification
Électronique numérique
Python
Git

Formation

Master ou MSc en électronique/ systèmes embarqués

Outils

Outils FPGA
Simulation
Synthèse/Implémentation
Interfaces SPI/UART/SpaceWire

Description du poste

Développement et validation d'une brique FPGA réutilisable

Contexte

Dans le cadre de nos activités de R&D en systèmes embarqués, nous souhaitons renforcer notre capacité à concevoir, intégrer et valider des fonctions numériques sur FPGA. L'objectif est de disposer d'une base technique robuste et réutilisable pour de futurs projets nécessitant des traitements matériels performants et maîtrisés. Le stage permettra d'aborder l'ensemble du cycle de développement FPGA, depuis la définition de l'architecture jusqu'à la validation sur cible, en passant par la conception RTL, la vérification et l'intégration dans un environnement matériel et logiciel.

Le stage

Le ou la stagiaire aura pour mission de concevoir et valider une brique FPGA réutilisable répondant à un cas d'usage représentatif de nos activités. Les exemples les plus probables sont une brique de communication (SPI / UART / SpaceWire) ou une fonction de traitement de données issues d'un capteur d'image ou d'un flux vidéo. Ce travail constituera un socle interne pour de futurs développements FPGA. Une fois la fonction principale validée, le stage pourra se prolonger par son intégration sur une carte d'évaluation, la mise en place d'interfaces avec un processeur embarqué et la production d'éléments de démonstration et de documentation réutilisables par les équipes.

Missions principales
  • Analyser le besoin et formaliser les exigences fonctionnelles et les contraintes de performance.
  • Définir l'architecture de la brique FPGA et ses interfaces matérielles et logicielles.
  • Développer la fonction en langage de description matériel.
  • Mettre en place l'environnement de simulation et les moyens de vérification associés.
  • Réaliser la synthèse, l'implémentation et l'analyse des contraintes de timing et de ressources.
  • Intégrer et valider la brique sur une carte FPGA d'évaluation.
  • Mettre au point un démonstrateur représentatif
  • Rédiger une documentation technique complète pour la capitalisation interne.
  • En option, automatiser les phases de simulation, de génération et de validation.
Environnement technique
  • FPGA et cartes d'évaluation du commerce
  • VHDL et/ou SystemVerilog
  • Outils de simulation, de synthèse et d'implémentation FPGA
  • Protocoles et interfaces de communication numériques
  • Traitement de données capteur, image ou vidéo
  • Python, Git et outils d'intégration continue
Compétences développées
  • Maîtrise du cycle complet de développement FPGA, de la spécification à la validation sur cible.
  • Conception d'architectures numériques synthétisables et réutilisables.
  • Mise en place d'une stratégie de simulation et de vérification.
  • Analyse des performances, de l'utilisation des ressources et des contraintes temporelles.
  • Intégration matériel-logiciel sur une plateforme embarquée.
  • Documentation technique et capitalisation des connaissances.
Profil Recherché

Vous êtes étudiant ou étudiante en dernière année d'école d'ingénieurs ou en formation de niveau Master, avec une spécialisation en électronique numérique, systèmes embarqués ou conception FPGA. Vous appréciez comprendre le fonctionnement interne des systèmes numériques et passer de la simulation à la validation sur carte. Curieux, rigoureux et autonome, vous savez structurer votre démarche, analyser les résultats obtenus et documenter vos travaux. Des connaissances en VHDL ou SystemVerilog ainsi qu'en électronique numérique sont attendues. Une première expérience des outils FPGA, de la vérification, des interfaces de communication ou du traitement d'image sera appréciée.

Informations complémentaires
  • Stage conventionné et rémunéré.
  • Durée : 6 mois.
  • Lieu : locaux de Valence.
  • Niveau d'étude : Master, MSc ou Programme Grande École.
  • Fonction : électronique numérique et systèmes embarqués.
  • Date limite de candidature : 15 janvier 2027.
Avantages Salariaux
  • Titre restaurant presque intégralement pris en charge
  • Accès aux activités sociales et culturelles du CSE
  • Prime Transport de 200 € net par an.
Qui sommes-nous

ELSYS Design est une société d'ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l'ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d'évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D'intégrer une structure familiale, présentant les avantages d'un grand groupe ?

L'agence de rattachement de cette offre se situe à Valence.

Obtenez votre examen gratuit et confidentiel de votre CV.
ou faites glisser et déposez votre fichier ici.
Similar jobs

Postes similaires à comparer

Stage - Développement et validation d’une brique FPGA réutilisable
Stage - Développement et validation d’une brique FPGA réutilisable

Elsys Design • Valence

Sur place
EUR 6 700 - 8 900
Titre restaurant
Accès aux activités sociales etCulture
Prime Transport de 200 € net par an
Stage-Accélération de Réseaux de Neurones Profonds sur Fpga H/F
Stage-Accélération de Réseaux de Neurones Profonds sur Fpga H/F

Elsys Design • Valbonne

Sur place
EUR 10 000 - 12 000
Titre restaurant
Activités sociales et culturelles du C
Prime Transport de 200 € net par an
Ingénieur(e) Design FPGA / SoC (H/F)
Ingénieur(e) Design FPGA / SoC (H/F)

Elsys Design • Toulouse

Sur place
EUR 45 000 - 65 000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+4
Ingénieur Design FPGA / SoC (H/F) - Jeune diplômé
Ingénieur Design FPGA / SoC (H/F) - Jeune diplômé

Elsys Design • Cachan

Sur place
EUR 45 000 - 65 000
10 jours RTT
Repas/Titre restaurant
Mutuelle Santé Famille
+4
Stage - Mise en Place d'Aosp pour le Développement d'Un Os Android H/F
Stage - Mise en Place d'Aosp pour le Développement d'Un Os Android H/F

ELSYS Design • Valence

Sur place
EUR 11 000 - 13 000
Titre restaurant
Prime Transport 200 € net/an
Activités sociales et culturelles du C
+1
STAGE-Design FPGA d’un récepteur de radionavigation (Drone) F/H
STAGE-Design FPGA d’un récepteur de radionavigation (Drone) F/H

Elsys Design • Valbonne

Sur place
EUR 6 700 - 10 000
Titre restaurant
Activités sociales et culturelles du C
Prime Transport de 200 € net par an
Ingénieur FPGA (H/F)
Ingénieur FPGA (H/F)

Elsys Design • Valence

Sur place
EUR 42 000 - 56 000
RTT 10 jours par an
Allocation repas / titre restaurant
Mutuelle Santé Famille
+3
Leader Technique FPGA - H/F
Leader Technique FPGA - H/F

Elsys Design • France

Hybride
EUR 90 000 - 120 000
RTT
Repas / Titres-restaurants
Mutuelle Santé
+4
Stage FPGA: Brique réutilisable — Dév & Validation
Stage FPGA: Brique réutilisable — Dév & Validation

Elsys Design • Valence

Sur place
EUR 6 700 - 8 900
Titre restaurant
Accès aux activités sociales etCulture
Prime Transport de 200 € net par an
Stage-Design Fpga d'Un Récepteur de Radionavigation Drone H/F
Stage-Design Fpga d'Un Récepteur de Radionavigation Drone H/F

Elsys Design • Valbonne

Sur place
EUR 6 700 - 11 000
Titre restaurant
Accès activités sociales et culturells
Prime Transport de 200 € net par an