Stage en Conception IP Numériques & SoC (FPGA/RTL)

STMicroelectronics; Crolles; On-site; EUR 11,000 - 16,000; Full time

Job summary

STMicroelectronics recherche un stagiaire pour l’équipe Digital IP & SoC Design. Au cours de ce stage de 6 mois, vous participerez à la conception et au prototypage d’IP numériques et de sous-systèmes SoC, de l’architecture RTL au prototypage FPGA.

Vous contribuerez à l’analyse des performances, au débogage et à l’optimisation sur FPGA, rédigerez les spécifications et plans de vérification et collaborerez avec les équipes numérique, vérification et design physique.

Qualifications

• Bonne compréhension de l’électronique numérique et de l’architecture des systèmes informatiques.
• Connaissance des concepts de conception RTL et des langages de description matérielle (Verilog, SystemVerilog ou VHDL).
• Compréhension de base des flux de conception et de prototypage FPGA.
• Connaissances des concepts de vérification numérique et des outils de simulation.
• Compréhension des machines à états finis (FSM), de l’analyse temporelle, du franchissement de domaines d’horloge (CDC) et des protocoles de communication numériques.
• Une connaissance du flux de conception ASIC du RTL jusqu’au GDS est un plus.
• Une familiarité avec des outils et langages tels que Matlab, Vivado ou Python sera appréciée.

Responsibilities

• Contribuer à la conception et au développement d’IP numériques avancées et de sous-systèmes SoC.
• Participer aux études d’architecture et à la définition de microarchitectures pour des interfaces numériques haut débit, notamment les solutions de communication Die-to-Die (D2D).
• Développer, intégrer et vérifier des conceptions RTL en utilisant les méthodologies de vérification standard de l’industrie.
• Participer au prototypage sur FPGA, à la mise en route (bring-up) et à la validation d’IP numériques et de sous-systèmes.
• Contribuer à l’analyse des performances, au débogage et à l’optimisation des conceptions sur plateformes FPGA.
• Développer des scripts et des outils d’automatisation pour les flux de conception, de vérification et de prototypage.
• Participer aux activités d’implémentation RTL-to-GDS , incluant la synthèse, l’analyse temporelle (timing), les vérifications de lint, les analyses CDC (Clock Domain Crossing) et le support au design physique.
• Travailler avec des ingénieurs expérimentés pour analyser les compromis PPA (Power, Performance, Area).
• Rédiger les spécifications de conception, les plans de vérification et la documentation technique des résultats.
• Collaborer étroitement avec les équipes de conception numérique, vérification, design physique et architecture système.

Skills

RTL design

Verilog/SystemVerilog

FPGA prototyping

Digital verification

FSM timing

CDC awareness

ASIC RTL-GDS

Python

Education

Bac+4/5 en électronique/Génie électrique/Info industrielle/Systèmes embarqués/VLSI

Tools

Vivado

Matlab

Python

Job description

STMicroelectronics recherche un stagiaire pour l’équipe Digital IP & SoC Design. Au cours de ce stage de 6 mois, vous participerez à la conception et au prototypage d’IP numériques et de sous-systèmes SoC, de l’architecture RTL au prototypage FPGA.

Vous contribuerez à l’analyse des performances, au débogage et à l’optimisation sur FPGA, rédigerez les spécifications et plans de vérification et collaborerez avec les équipes numérique, vérification et design physique.