Stage: Design Digital IP Video pour MCU RTL/Verilog

Strategic Micro Systems of NJ, LLC.; Grenoble; On-site; EUR 10,000 - 13,000; Part time

Job summary

STMicroelectronics Grenoble propose un stage de 6 mois au sein de l’équipe Digital IP de la division GPAM. Vous contribuerez au développement d’un IP vidéo intégré aux futurs microcontrôleurs STM32, en écrivant des fonctionnalités en RTL et en réalisant les tests dans un environnement STM32.

Vous êtes en 2e ou 3e année d’école d’ingénieur ou Master 2 en électronique, et vous maîtrisez VHDL/Verilog/SystemVerilog; des compétences en C/Python sont un plus.

Qualifications

• Maîtrise des langages RTL (VHDL, Verilog, SystemVerilog).
• Connaissance du C et/ou Python appréciée.
• Capacité à travailler en équipe et rigueur.

Responsibilities

• Réaliser une fonctionnalité IP video en RTL et l'intégrer dans le testbench.
• Réaliser les tests en standalone et intégration STM32.
• Participer à la vérification fonctionnelle et échanger avec les équipes.

Skills

VHDL

Verilog

SystemVerilog

C

Python

Education

2e/3e année d'école d'ingénieur ou Master 2 en électronique

Job description

STMicroelectronics Grenoble propose un stage de 6 mois au sein de l’équipe Digital IP de la division GPAM. Vous contribuerez au développement d’un IP vidéo intégré aux futurs microcontrôleurs STM32, en écrivant des fonctionnalités en RTL et en réalisant les tests dans un environnement STM32.

Vous êtes en 2e ou 3e année d’école d’ingénieur ou Master 2 en électronique, et vous maîtrisez VHDL/Verilog/SystemVerilog; des compétences en C/Python sont un plus.