Ingénieur Test ASIC Senior – IA, PCIe Gen5 & HBM3E

Stephanie GUIMIOT - Mercato de l'Emploi

Grenoble

Vor Ort

EUR 70.000 - 110.000

Vollzeit

Vor 5 Tagen
Sei unter den ersten Bewerbenden

Eine vollständige Bewerbung in einer Minute

Maßgeschneiderter Lebenslauf und Anschreiben – versandbereit.

Schaffe es an den ATS-Filtern vorbei

Zusammenfassung

VSORA recherche un Ingénieur Senior Test Silicium pour piloter le développement, l'optimisation et le déploiement des programmes de test production du processeur d'inférence IA de prochaine génération. Vous maîtriserez les tests ATE, les interfaces PCIe Gen5 et D2D, et piloterez l'intégration des tests mémoire et fonctionnels dans des flux de production haute performance.

Expertise requise sur Advantest V93K SmarTest-8, définition de séquences de test robustes et optimisation du temps de test

Qualifikationen

  • 3 ans d'expérience en développement de tests ATE, avec forte expertise Advantest V93K.
  • Maîtrise de SmarTest-8 (Java).
  • Expérience sur SoC en nœuds avancés (5 nm), accélérateurs IA, GPU ou dispositifs HPC.

Aufgaben

  • Développement de programmes de test ATE (V93K).
  • Déboguer et maintenir les programmes de test V93K SmarTest-8 pour wafer sort et test final.
  • Définir la stratégie globale de test et les flux associés pour un silicium avancé.
  • Intégrer les tests digitaux, mémoire, SerDes et fonctionnels dans des flux de production évolutifs.
  • Optimiser le temps de test, la couverture, le yield et le coût.

Kenntnisse

Test program development
V93K SmarTest-8 expertise
High-speed interfaces
Power/Current testing
RISC-V testing

Tools

Advantest V93K
SmarTest-8
PCIe Gen5 tests
D2D testing
HBM3E testing

Jobbeschreibung

VSORA recherche un Ingénieur Senior Test Silicium pour piloter le développement, l'optimisation et le déploiement des programmes de test production du processeur d'inférence IA de prochaine génération. Vous maîtriserez les tests ATE, les interfaces PCIe Gen5 et D2D, et piloterez l'intégration des tests mémoire et fonctionnels dans des flux de production haute performance.

Expertise requise sur Advantest V93K SmarTest-8, définition de séquences de test robustes et optimisation du temps de test

Hol dir deinen kostenlosen, vertraulichen Lebenslauf-Check.

oder ziehe deine Datei hierhin.

Similar jobs

Ähnliche Jobs, die dir auch gefallen könnten

Ingénieur Test ASIC Senior — IA, PCIe Gen5 & HBM3E
Ingénieur Test ASIC Senior — IA, PCIe Gen5 & HBM3E

LE MERCATO DE L'EMPLOI • Grenoble

Vor Ort
EUR 70.000 - 90.000
Ingénieur ATE Silicium & PCIe Gen5 (V93K)
Ingénieur ATE Silicium & PCIe Gen5 (V93K)

Stephanie GUIMIOT - Mercato de l'Emploi • Paris

Vor Ort
EUR 60.000 - 90.000
Ingénieur Senior Test ASIC H/F
Ingénieur Senior Test ASIC H/F

LE MERCATO DE L'EMPLOI • Grenoble

Vor Ort
EUR 70.000 - 90.000
Ingénieur Senior Test ASIC
Ingénieur Senior Test ASIC

Stephanie GUIMIOT - Mercato de l'Emploi • Grenoble

Vor Ort
EUR 70.000 - 110.000
Ingénieur Test Silicium – Expert ATE V93K
Ingénieur Test Silicium – Expert ATE V93K

Stephanie GUIMIOT - Mercato de l'Emploi • Paris

Vor Ort
EUR 60.000 - 90.000
Ingénieur Validation ASIC – Automatisation & Tests
Ingénieur Validation ASIC – Automatisation & Tests

EASii IC • Grenoble

Vor Ort
EUR 45.000 - 65.000
Cadre de travail bienveillant
Package salarial attractif
Ingénieur Validation Silicium pour ASIC/SoC
Ingénieur Validation Silicium pour ASIC/SoC

EASii IC • Grenoble

Hybrid
EUR 45.000 - 65.000
Cadre de travail agréable
Prime vacances
Carte TR
+1
Ingénieur Tests IC – Automatisation & Données
Ingénieur Tests IC – Automatisation & Données

ELSYS Design SA • France

Hybrid
EUR 42.000 - 65.000
10 RTT par an
Allocation repas ou Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur Conception ASIC & Flot DFT
Ingénieur Conception ASIC & Flot DFT

DATACORP • Toulouse

Vor Ort
EUR 60.000 - 85.000
Ingénieur DFT ASIC — Design for Test & RTL
Ingénieur DFT ASIC — Design for Test & RTL

ELSYS Design SA • Valbonne

Vor Ort
EUR 60.000 - 85.000
RTT 10 jours / an
Repas ou Titre-restaurant
Mutuelle santé famille
+5