Ingénieur Validation Silicium pour ASIC/SoC

EASii IC

Grenoble

Hybride

EUR 45 000 - 65 000

Plein temps

14 jours+
Générateur de candidature

N’envoyez pas un CV générique — générez un CV et une lettre de motivation adaptés à ce poste précis.

Passez les filtres ATS

Avantages offerts par ce poste

Cadre de travail agréable
Prime vacances
Carte TR
JRTT

Résumé du poste

EASii IC, une Design House grenobloise, recherche un ingénieur(e) validation expérimenté pour assurer la validation des ASIC/SoC et piloter les campagnes sur des prototypes dans un environnement multidisciplinaire. Vous contribuerez à la définition des plans, au développement de tests et à l’intégration continue.

Le poste exige une forte autonomie, rigueur et un bon niveau d’anglais technique; environnement innovant et collaboration avec ASIC, bancs de tests et caractérisation sur Grenoble.

Qualifications

  • Ingénieur(e) en électronique avec expérience en validation de systèmes électroniques complexes.
  • Connaissances en validation fonctionnelle et automatisation des tests.
  • Bonne maîtrise des langages Python et C et outils de gestion de versions.

Responsabilités

  • Élaborer les plans de validation et définir les scénarios et cas de test.
  • Développer et mettre au point les tests et les scripts d’automatisation.
  • Intégrer les tests dans les environnements d’automatisation et d’intégration continue.
  • Piloter les campagnes de validation sur prototypes et échantillons.
  • Analyser les résultats et identifier les écarts par rapport aux spécifications.
  • Participer au diagnostic des problèmes avec les équipes de design.
  • Développer et faire évoluer les outils d’automatisation et le suivi des validations.
  • Contribuer à l’amélioration des méthodes et des processus de validation.
  • Assurer traçabilité et documentation des tests et résultats.

Connaissances

Validation ASIC/SoC
Programmation Python
Programmation C
Automatisation des tests
CI/CD
Anglais technique

Formation

Diplôme d'ingénieur en électronique

Outils

Python
Git
Linux

Description du poste

EASii IC, une Design House grenobloise, recherche un ingénieur(e) validation expérimenté pour assurer la validation des ASIC/SoC et piloter les campagnes sur des prototypes dans un environnement multidisciplinaire. Vous contribuerez à la définition des plans, au développement de tests et à l’intégration continue.

Le poste exige une forte autonomie, rigueur et un bon niveau d’anglais technique; environnement innovant et collaboration avec ASIC, bancs de tests et caractérisation sur Grenoble.

Obtenez votre examen gratuit et confidentiel de votre CV.

ou faites glisser et déposez votre fichier ici.

Similar jobs

Postes similaires à comparer

INGENIEUR VALIDATION sur SILICIUM (F/H) EASii IC Nous recherchons un Ingénieur Validation sur Silicium
INGENIEUR VALIDATION sur SILICIUM (F/H) EASii IC Nous recherchons un Ingénieur Validation sur Silicium

EASii IC • Grenoble

Hybride
EUR 45 000 - 65 000
Cadre de travail agréable
Prime vacances
Carte TR
+1
Ingénieur validation/Ingénieure validation
Ingénieur validation/Ingénieure validation

EASii IC • Grenoble

Sur place
EUR 65 000 - 80 000
Cadre de travail bienveillant
Référent handicap Grenoble
Bâtiment rénové et accessibilité PMR
+2
Ingénieur Validation ASIC Tests Automatisés
Ingénieur Validation ASIC Tests Automatisés

EASii IC • Grenoble

Sur place
EUR 65 000 - 80 000
Cadre de travail bienveillant
Référent handicap Grenoble
Bâtiment rénové et accessibilité PMR
+2
Ingénieur d’Affaires Tech – ASICs et Développement
Ingénieur d’Affaires Tech – ASICs et Développement

EASii IC • Grenoble

Sur place
EUR 50 000 - 80 000
Cadre de travail bienveillant
Package salarial attractif
Ingénieur Qualité Projet/Produit – Électronique & ASIC
Ingénieur Qualité Projet/Produit – Électronique & ASIC

EASii IC • Grenoble

Hybride
EUR 40 000 - 48 000
Cadre de travail bienveillant
Carte TR
JRTT
Ingénieur Validation Analogique Silicon – Tests & Fiabilité
Ingénieur Validation Analogique Silicon – Tests & Fiabilité

ELSYS Design SA • Aix-en-Provence

Sur place
EUR 40 000 - 45 000
RTT 10 jours
Repas / Titres-restaurants
Mutuelle Santé Famille
+5
Ingénieur Design ASIC RTL pour SoC & Performance
Ingénieur Design ASIC RTL pour SoC & Performance

CELAD • Rousset-Serre-Ponçon

Sur place
EUR 55 000 - 75 000
Ingénieur design ASIC (RTL) / Digital IC designer confirmé (H/F)
Ingénieur design ASIC (RTL) / Digital IC designer confirmé (H/F)

CELAD • Rousset-Serre-Ponçon

Sur place
EUR 55 000 - 75 000
Senior RTL Front-End ASIC Expert for SoC/IP Design
Senior RTL Front-End ASIC Expert for SoC/IP Design

Capgemini Engineering • Grenoble

Sur place
EUR 90 000 - 130 000
Actions et épargne
Primes de cooptation
Activités sociales et culturelles
+1
Ingénieur Validation Analogique Silicon - Tests & Mesures
Ingénieur Validation Analogique Silicon - Tests & Mesures

Elsys Design • Aix-en-Provence

Sur place
EUR 45 000 - 60 000
10 jours de RTT par an
Allocation repas ou Titre restaurant partiellement pris en charge
Mutuelle Santé Famille
+5