Ingénieur Test ASIC Senior — IA, PCIe Gen5 & HBM3E

LE MERCATO DE L'EMPLOI

Grenoble

On-site

EUR 70,000 - 90,000

Full time

9 days ago

A complete application in a minute

Tailored resume and cover letter, ready to send.

Get past ATS filters

Job summary

VSORA recherche un Ingénieur Senior Test Silicium pour piloter le développement, l'optimisation et le déploiement des programmes de test production pour son processeur d'inférence IA de dernière génération. Le poste implique le test des interfaces PCIe Gen5, des liens D2D et des mémoires HBM3E dans des flux de production évolutifs.

Vous travaillerez en étroite collaboration avec les équipes DFT et l'architecture de test pour garantir une couverture complète, des temps de test optimisés et une

Qualifications

  • 3 ans d'expérience en développement de tests ATE, avec forte expertise Advantest V93K.
  • Maîtrise de SmarTest-8 (Java).
  • Expérience sur SoC en nœuds avancés (5 nm), accélérateurs IA, GPU ou dispositifs HPC.
  • Solide expérience en tests fonctionnels embarqués.
  • Très bonne connaissance des interfaces haut débit : PCIe Gen5, D2D.
  • Expérience confirmée en test HBM (HBM2E / HBM3 / HBM3E).
  • Maîtrise du test de dispositifs haute puissance/haut courant.
  • Compétences solides en débogage silicium (design, DFT, firmware, hardware de test).

Responsibilities

  • Développer, déboguer et maintenir les programmes de test V93K SmarTest-8 pour le wafer sort et le test final.
  • Définir la stratégie globale de test et les flux associés pour un silicium avancé.
  • Intégrer les tests digitaux, mémoire, SerDes et fonctionnels dans des flux de production évolutifs.
  • Optimiser le temps de test, la couverture, le yield et le coût.
  • Tester les PHY et contrôleurs PCIe Gen5 et les liens SerDes D2D.
  • Mettre en œuvre : BERT, PRBS, loopback, margining; réaliser tests fonctionnels et stress en vitesse réelle.
  • Concevoir des séquences de test robustes pour composants à très fort courant et surveiller la puissance.
  • Collaborer avec DFT et l'architecture de test pour aligner DFT et V93K.
  • Conduire les améliorations de test et soutenir la montée en volume avec les OSAT.

Skills

Test automation
Silicon debugging
Hardware testing

Tools

Advantest V93K
SmarTest-8 (Java)
RISC-V
HBM3E
PCIe Gen5
D2D interconnect

Job description

VSORA recherche un Ingénieur Senior Test Silicium pour piloter le développement, l'optimisation et le déploiement des programmes de test production pour son processeur d'inférence IA de dernière génération. Le poste implique le test des interfaces PCIe Gen5, des liens D2D et des mémoires HBM3E dans des flux de production évolutifs.

Vous travaillerez en étroite collaboration avec les équipes DFT et l'architecture de test pour garantir une couverture complète, des temps de test optimisés et une

Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

Ingénieur ATE Silicium & PCIe Gen5 (V93K)
Ingénieur ATE Silicium & PCIe Gen5 (V93K)

Stephanie GUIMIOT - Mercato de l'Emploi • Paris

On-site
EUR 60,000 - 90,000
Ingénieur Senior Test ASIC H/F
Ingénieur Senior Test ASIC H/F

LE MERCATO DE L'EMPLOI • Grenoble

On-site
EUR 70,000 - 90,000
Ingénieur Test Silicium IA & Accélérateurs Performance
Ingénieur Test Silicium IA & Accélérateurs Performance

LE MERCATO DE L'EMPLOI • Paris

On-site
EUR 65,000 - 90,000
Ingénieur Test Silicium – Expert ATE V93K
Ingénieur Test Silicium – Expert ATE V93K

Stephanie GUIMIOT - Mercato de l'Emploi • Paris

On-site
EUR 60,000 - 90,000
Ingénieur Test Silicium – Expert ATE V93K H/F
Ingénieur Test Silicium – Expert ATE V93K H/F

LE MERCATO DE L'EMPLOI • Paris

On-site
EUR 65,000 - 90,000
Ingénieur Test Silicium – Expert ATE V93K H/F
Ingénieur Test Silicium – Expert ATE V93K H/F

LE MERCATO DE L'EMPLOI • Nice

On-site
EUR 70,000 - 95,000
Ingénieur Validation Silicium pour ASIC/SoC
Ingénieur Validation Silicium pour ASIC/SoC

EASii IC • Grenoble

Hybrid
EUR 45,000 - 65,000
Cadre de travail agréable
Prime vacances
Carte TR
+1
Ingénieur Microélectronique Senior — FPGA/ASIC SoC
Ingénieur Microélectronique Senior — FPGA/ASIC SoC

Nodi • Cachan

On-site
EUR 70,000 - 120,000
Congés supplémentaires
Intéressement
Participation
Ingénieur DFT ASIC — Design for Test & RTL
Ingénieur DFT ASIC — Design for Test & RTL

ELSYS Design SA • Valbonne

On-site
EUR 60,000 - 85,000
RTT 10 jours / an
Repas ou Titre-restaurant
Mutuelle santé famille
+5
Ingénieur Conception ASIC & Flot DFT
Ingénieur Conception ASIC & Flot DFT

DATACORP • Toulouse

On-site
EUR 60,000 - 85,000