Ingénieur Senior Test ASIC H/F

LE MERCATO DE L'EMPLOI; Grenoble; On-site; EUR 70,000 - 90,000; Full time

Job summary

VSORA recherche un Ingénieur Senior Test Silicium pour piloter le développement, l'optimisation et le déploiement des programmes de test production pour son processeur d'inférence IA de dernière génération. Le poste implique le test des interfaces PCIe Gen5, des liens D2D et des mémoires HBM3E dans des flux de production évolutifs.

Vous travaillerez en étroite collaboration avec les équipes DFT et l'architecture de test pour garantir une couverture complète, des temps de test optimisés et une

Qualifications

• 3 ans d'expérience en développement de tests ATE, avec forte expertise Advantest V93K.
• Maîtrise de SmarTest-8 (Java).
• Expérience sur SoC en nœuds avancés (5 nm), accélérateurs IA, GPU ou dispositifs HPC.
• Solide expérience en tests fonctionnels embarqués.
• Très bonne connaissance des interfaces haut débit : PCIe Gen5, D2D.
• Expérience confirmée en test HBM (HBM2E / HBM3 / HBM3E).
• Maîtrise du test de dispositifs haute puissance/haut courant.
• Compétences solides en débogage silicium (design, DFT, firmware, hardware de test).

Responsibilities

• Développer, déboguer et maintenir les programmes de test V93K SmarTest-8 pour le wafer sort et le test final.
• Définir la stratégie globale de test et les flux associés pour un silicium avancé.
• Intégrer les tests digitaux, mémoire, SerDes et fonctionnels dans des flux de production évolutifs.
• Optimiser le temps de test, la couverture, le yield et le coût.
• Tester les PHY et contrôleurs PCIe Gen5 et les liens SerDes D2D.
• Mettre en œuvre : BERT, PRBS, loopback, margining; réaliser tests fonctionnels et stress en vitesse réelle.
• Concevoir des séquences de test robustes pour composants à très fort courant et surveiller la puissance.
• Collaborer avec DFT et l'architecture de test pour aligner DFT et V93K.
• Conduire les améliorations de test et soutenir la montée en volume avec les OSAT.

Skills

Test automation

Silicon debugging

Hardware testing

Tools

Advantest V93K

SmarTest-8 (Java)

RISC-V

HBM3E

PCIe Gen5

D2D interconnect

Job description

Après la course à l'entraînement des modèles, un nouveau défi s'impose : exécuter l'intelligence artificielle rapidement, efficacement et à grande échelle. Pour répondre à cet enjeu, VSORA, entreprise française de semi-conducteurs fondée en 2015, développe des accélérateurs de calcul dédiés à l'inférence IA. Basée à Meudon-la-Forêt, VSORA est déjà implantée à Taïwan, en Corée, au Japon et aux États-Unis, et représente aujourd'hui l'unique alternative européenne à NVIDIA et AMD avec une architecture visant des performances plus de 3 fois supérieures par rapport aux solutions existantes.

Nous recherchons un Ingénieur Senior Test Silicium pour piloter le développement, l'optimisation et le déploiement des programmes de test production pour notre processeur d'inférence IA de dernière génération. Le composant intègre PCIe Gen5, des liaisons die-to-die (D2D) haut débit, de la mémoire HBM3E et fonctionne à des niveaux de puissance/courant très élevés.

Développement de programmes de test ATE (V93K)

• Développer, déboguer et maintenir les programmes de test V93K SmarTest-8 pour le wafer sort et le test final.
• Définir la stratégie globale de test et les flux associés pour un silicium avancé.
• Intégrer les tests digitaux, mémoire, SerDes et fonctionnels dans des flux de production évolutifs.
• Optimiser le temps de test, la couverture, le yield et le coût.

Test des interfaces haut débit (PCIe Gen5 / D2D / HBM3E)

• Tester les PHY et contrôleurs PCIe Gen5.
• Tester les liens SerDes D2D haut débit.
• Tester les PHY et contrôleurs HBM3E.
• Mettre en œuvre : BERT, PRBS, loopback, margining.
• Réaliser des tests fonctionnels et stress tests à vitesse réelle.

Test de dispositifs haute puissance / haut courant

• Concevoir des séquences de test robustes pour composants à très fort courant.
• Définir les séquences d'alimentation, limites de courant et mécanismes de protection.
• Implémenter la surveillance dynamique du courant et la planification de tests sensibles à la puissance.
• Collaborer sur : conception load board, sockets haute intensité, intégrité de puissance et thermique.

Collaboration DFT & architecture de test

• Travailler avec les équipes DFT sur : scan hiérarchique/compressé, LBIST, MBIST, boundary scan.
• Contribuer à l'amélioration de la couverture, de l'observabilité et de la diagnosticabilité.
• Garantir l'alignement entre les fonctionnalités DFT et les capacités V93K.

Développement de tests fonctionnels embarqués

• Développer des tests fonctionnels embarqués exécutés sur : RISC-V interne, microcode, moteurs de test intégrés.
• Valider le fonctionnement complet du processeur IA à vitesse réelle.
• Tester : PCIe Gen5 (enumeration, training, transfert), D2D (initialisation, training, loopback), HBM3E (initialisation, training, réparation, bande passante).
• Corréler les résultats entre simulation, banc de test et environnement V93K.
• Déboguer les problèmes silicium en phases early silicon, caractérisation et production.
• Réaliser analyses de yield, clustering de défaillances et optimisation des limites de test.
• Conduire les améliorations de test : couverture, temps, yield learning.
• Supporter la montée en volume (HVM) avec les OSAT.

• 3 ans d'expérience en développement de tests ATE, avec forte expertise Advantest V93K.
• Maîtrise de SmarTest-8 (Java).
• Expérience sur SoC en nœuds avancés (5 nm), accélérateurs IA, GPU ou dispositifs HPC.
• Solide expérience en tests fonctionnels embarqués.
• Très bonne connaissance des interfaces haut débit : PCIe Gen5, D2D.
• Expérience confirmée en test HBM (HBM2E / HBM3 / HBM3E).
• Maîtrise du test de dispositifs haute puissance/haut courant.
• Compétences solides en débogage silicium (design, DFT, firmware, hardware de test).