Ingénieur Test Silicium IA & Accélérateurs Performance

LE MERCATO DE L'EMPLOI; Paris; On-site; EUR 65,000 - 90,000; Full time

Job summary

VSORA, spécialisée dans les accélérateurs IA, recherche un ingénieur tests ATE pour développer et optimiser les flux de test V93K et les tests haute vitesse sur des SoC avancés (5 nm). Vous contribuerez aux tests PCIe Gen5, D2D et HBM3E, et travaillerez en collaboration avec les équipes DFT et hardware pour assurer la couverture et la fiabilité.

Le poste implique le développement de tests fonctionnels embarqués et le débogage de problèmes silicium, avec une forte attention au yield et à la

Qualifications

• Expérience avérée en développement et débogage de tests ATE avec Advantest V93K.
• Connaissance des flux de test pour silicium avancé et SR.
• Maîtrise des tests haute vitesse et des interfaces PCIe Gen5/HBM3E.

Responsibilities

• Développer, déboguer et maintenir les programmes de test ATE (V93K) pour wafer sort et test final.
• Définir la stratégie et les flux de test pour silicium avancé; optimiser temps et coût.
• Tester les interfaces PCIe Gen5, D2D et HBM3E; réaliser tests fonctionnels et stress.
• Concevoir des séquences pour composants haute puissance et assurer protection.
• Collaborer sur DFT et architecture de test; garantir couverture et observabilité.

Skills

SmarTest-8

V93K

Advantest V93K

Tests PCIe Gen5

HBM3E tests

DFT & test arch

Silicon debug

Embedded functional tests

High-current test

RISC-V microcode tests

Tools

SmarTest-8

V93K tooling

Job description

Après la course à l'entraînement des modèles, un nouveau défi s'impose : exécuter l'intelligence artificielle rapidement, efficacement et à grande échelle. Pour répondre à cet enjeu, VSORA, entreprise française de semi-conducteurs fondée en 2015, développe des accélérateurs de calcul dédiés à l'inférence IA.

Basée à Meudon-la-Forêt, VSORA est déjà implantée à Taïwan, en Corée, au Japon et aux États-Unis, et représente aujourd'hui l'unique alternative européenne à NVIDIA et AMD avec une architecture visant des performances plus de 3 fois supérieures par rapport aux solutions existantes.

Responsabilités principales :

Développement de programmes de test ATE (V93K)

· Développer, déboguer et maintenir les programmes de test V93K SmarTest-8 pour le wafer sort et le test final.

· Définir la stratégie globale de test et les flux associés pour un silicium avancé.

· Intégrer les tests digitaux, mémoire, SerDes et fonctionnels dans des flux de production évolutifs.

· Optimiser le temps de test, la couverture, le yield et le coût.

Test des interfaces haut débit (PCIe Gen5 / D2D / HBM3E)

· Tester les PHY et contrôleurs PCIe Gen5.

· Tester les liens SerDes D2D haut débit.

· Tester les PHY et contrôleurs HBM3E.

· Mettre en œuvre : BERT, PRBS, loopback, margining.

· Réaliser des tests fonctionnels et stress tests à vitesse réelle.

Test de dispositifs haute puissance / haut courant

· Concevoir des séquences de test robustes pour composants à très fort courant.

· Définir les séquences d'alimentation, limites de courant et mécanismes de protection.

· Implémenter la surveillance dynamique du courant et la planification de tests sensibles à la puissance.

· Collaborer sur : conception load board, sockets haute intensité, intégrité de puissance et thermique.

Collaboration DFT & architecture de test

· Travailler avec les équipes DFT sur : scan hiérarchique/compressé, LBIST, MBIST, boundary scan.

· Contribuer à l'amélioration de la couverture, de l'observabilité et de la diagnosticabilité.

· Garantir l'alignement entre les fonctionnalités DFT et les capacités V93K.

Développement de tests fonctionnels embarqués

· Développer des tests fonctionnels embarqués exécutés sur : RISC-V interne, microcode, moteurs de test intégrés.

· Valider le fonctionnement complet du processeur IA à vitesse réelle.

· Tester : PCIe Gen5 (enumeration, training, transfert), D2D (initialisation, training, loopback), HBM3E (initialisation, training, réparation, bande passante).

· Corréler les résultats entre simulation, banc de test et environnement V93K.

· Déboguer les problèmes silicium en phases early silicon, caractérisation et production.

· Réaliser analyses de yield, clustering de défaillances et optimisation des limites de test.

· Conduire les améliorations de test : couverture, temps, yield learning.

· Supporter la montée en volume (HVM) avec les OSAT.

· Expérience en développement de tests ATE, avec forte expertise Advantest V93K.

· Maîtrise de SmarTest-8 (Java).

· Expérience sur SoC en nœuds avancés (5 nm), accélérateurs IA, GPU ou dispositifs HPC.

· Solide expérience en tests fonctionnels embarqués.

· Très bonne connaissance des interfaces haut débit : PCIe Gen5, D2D.

· Expérience confirmée en test HBM (HBM2E / HBM3 / HBM3E).

· Maîtrise du test de dispositifs haute puissance/haut courant.

· Compétences solides en débogage silicium (design, DFT, firmware, hardware de test).