Ingénieur RTL - Vérification SystemVerilog UVM (Junior)

CEA; Grenoble; Hybride; EUR 38 000 - 48 000; Plein temps

Avantages offerts par ce poste

Télétravail possible

CE et avantages sociaux

Formations professionnelles

Déplacements professionnels (salons &/

équilibre vie professionnelle

Résumé du poste

Ingénieur chercheur en Vérification RTL Junior H/F au CEA à Grenoble est recruté pour travailler sur la vérification RTL avec tests et benchmarks en SystemVerilog UVM. Le poste, en CDD cadre, prévoit des déplacements en France et à l’étranger pour conférences et missions clients.

Le candidat idéal est ingénieur en microélectronique débutant (1 à 4 ans) et saura collaborer au sein d’une équipe dynamique sur des sujets de vérification et de mesure de couverture.

Qualifications

• Formation en conception microélectronique numérique reconnue par le diplôme.
• Profil ingénieur débutant avec 1 à 4 ans d’expérience en microélectronique.
• Capacité à travailler en équipe et curiosité technique.

Responsabilités

• Conception et implémentation de benchmarks de test en SystemVerilog UVM.
• Intégration de moniteurs et scoreboards pour vérifier les données.
• Suivi des métriques de couverture fonctionnelle et de code.
• Échanges avec les ingénieurs RTL pour corriger les erreurs.

Connaissances

SystemVerilog UVM

Test benches

Monitors et scoreboards

Coverage metrics

Formation

Diplôme en microélectronique numérique

Outils

SystemVerilog

UVM

Description du poste

Ingénieur chercheur en Vérification RTL Junior H/F au CEA à Grenoble est recruté pour travailler sur la vérification RTL avec tests et benchmarks en SystemVerilog UVM. Le poste, en CDD cadre, prévoit des déplacements en France et à l’étranger pour conférences et missions clients.

Le candidat idéal est ingénieur en microélectronique débutant (1 à 4 ans) et saura collaborer au sein d’une équipe dynamique sur des sujets de vérification et de mesure de couverture.