Ingénieure R&D ASIC/FPGA – Architecture & Verilog

Capgemini Engineering; Blagnac; Hybride; EUR 45 000 - 65 000; Plein temps

Avantages offerts par ce poste

Télétravail en France et à l’international

Certifications et formations en libre accès

Remboursement partiel vacances

Résumé du poste

Capgemini Engineering, située à Blagnac, recherche un ingénieur pour travailler sur la définition et la vérification d'architectures d’ASIC. Vous intégrerez une équipe dédiée et aurez l'opportunité de contribuer à des projets innovants.

Le candidat idéal possède une expérience en VHDL et des compétences en conception de modules RTL. Rejoignez une entreprise qui valorise la diversité et offre des possibilités d'apprentissage continu.

Qualifications

• Vous avez une expérience sur des ASICs, MPU, MCU ou des FPGA.
• Codage VHDL et/ou System Verilog ou Verilog.
• Conception de module RTL (IP) et intégration.

Responsabilités

• Définir et spécifier des architectures d’ASIC.
• Modéliser en RTL (VHDL, Verilog).
• Vérifier la modélisation dans un environnement ASIC.

Connaissances

Expérience en ASICs, MPU, MCU ou FPGA

Codage VHDL

Conception de module RTL

Vérification virtuelle de modules

Design for Test (DFT)

Description du poste

Capgemini Engineering, située à Blagnac, recherche un ingénieur pour travailler sur la définition et la vérification d'architectures d’ASIC. Vous intégrerez une équipe dédiée et aurez l'opportunité de contribuer à des projets innovants.

Le candidat idéal possède une expérience en VHDL et des compétences en conception de modules RTL. Rejoignez une entreprise qui valorise la diversité et offre des possibilités d'apprentissage continu.