Capgemini Engineering_Ingénieure/Ingénieur R&D ASIC

Capgemini Engineering; Paris; Hybride; EUR 45 000 - 60 000; Plein temps

Avantages offerts par ce poste

Télétravail

Formations en libre accès

Plan d’actionnariat

Résumé du poste

Capgemini Engineering à Paris recherche un ingénieur ASIC pour développer des architectures avancées. Vous travaillerez sur la modélisation en RTL et la vérification des ASICs dans un environnement à la pointe de la technologie.

Le candidat idéal aura une expérience sur des ASICs et maîtrise les langages VHDL ou System Verilog. Capgemini offre un cadre de travail flexible avec des opportunités de formation continue.

Qualifications

• Expérience sur des ASICs et spécifications d'architectures.
• Codage en VHDL ou System Verilog pour la conception de modules.
• Vérification de la modélisation d'ASICs dans un cadre fonctionnel.

Responsabilités

• Définir et spécifier des architectures d'ASIC.
• Modéliser en RTL avec une emphase sur la conception de modules.
• Vérifier la modélisation dans un environnement ASIC.

Connaissances

Expérience sur des ASICs, MPU, MCU ou FPGA

Codage VHDL et/ou System Verilog

Conception de module RTL

Vérification virtuelle de modules

Design for Test (DFT)

Outils

VHDL

System Verilog

Verilog

C/C++

UVM

Description du poste

Vos Missions

L’objectif est de développer nos compétences pointues en semi‑conducteur en Europe, afin de répondre aux besoins de nos clients mondiaux sur des nœuds technologiques à l’état de l’art (3nm, 18A).

• Définition et spécification d'architectures d’ASIC (Fonctionnelle et Testabilité)
• Modélisation en RTL (VHDL, Verilog) avec une emphase sur la conception de modules ASIC.
• Vérification de la modélisation dans un environnement ASIC (UVM, …)
• Implémentation & simulation du Design For Test (DFT, ATPG)
• Design physique du circuit jusqu’au GDSII (Synthèse, Placement, Routage, DRC, LVS)

Votre Profil

• Expérience sur des ASICs, MPU, MCU ou FPGA embarquant les ISA ou fonctionnalités suivantes (ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C …)
• Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM)
• Conception de module RTL (IP) et intégration/création de Top
• Vérification virtuelle de modules et d'ASIC Top (RTL & timings – C, C++, UVM)
• Design for Test (DFT), implementation, generation, simulation, debug des patterns ATPG

Benefits

• Télétravail en France et à l’international, accord d’égalité professionnelle et équilibre des temps
• Certifications et formations en libre accès durant l’intégration (9 mois) et tout au long de la carrière
• Plan d’actionnariat, activités à tarifs préférentiels, remboursement partiel vacances, remboursement d’abonnement sportif ou culturel