Ingénieur R&D IA Embarquée sur FPGA Versal AI Edge

SII Group; Toulouse; On-site; EUR 13,000 - 20,000; Full time

Job summary

SII Group recherche un(e) élève ingénieur en fin d’études pour un stage au Pôle R&D ASPERA, dédié à l’embarqué spatial. Vous porterez le modèle YOLO sur Versal AI Edge et travaillerez sur l’environnement Versal (Vitis, Vivado, AI Engine).

Vous évaluerez latence et consommation, comparerez Versal à l’implémentation actuelle et contribuerez à une méthodologie réutilisable d’intégration. Stage exige autonomie, rigueur et intérêt pour les architectures FPGA; connaissances en Linux embarqué et

Qualifications

• Élève ingénieur en dernière année, spécialisation systèmes embarqués, IA ou électronique.
• Bonnes compétences en développement logiciel et autonomie.
• Connaissances Linux embarqué, traitement d’images et déploiement de modèles de détection.
• Intérêt pour les architectures FPGA et expérience YOLO est un plus.

Responsibilities

• Prendre en main l’environnement Versal (Vitis, Vivado, AI Engine).
• Porter et optimiser le modèle YOLO sur Versal AI Edge.
• Comparer les performances (latence, consommation, précision) CPU/GPU/Versal.
• Contribuer à une méthodologie d’intégration réutilisable (prétraitement, inférence, post-traitement).

Skills

Linux embarqué

Vision par ordinateur

Développement logiciel

Architecture FPGA

Portage YOLO

Education

Élève ingénieur en dernière année (informatique/électronique/systemes embarqués)

Tools

Versal Vitis

Vivado

AI Engine Tools

Job description

SII Group recherche un(e) élève ingénieur en fin d’études pour un stage au Pôle R&D ASPERA, dédié à l’embarqué spatial. Vous porterez le modèle YOLO sur Versal AI Edge et travaillerez sur l’environnement Versal (Vitis, Vivado, AI Engine).

Vous évaluerez latence et consommation, comparerez Versal à l’implémentation actuelle et contribuerez à une méthodologie réutilisable d’intégration. Stage exige autonomie, rigueur et intérêt pour les architectures FPGA; connaissances en Linux embarqué et