Stage R&D Démonstrateur Satellite Vision Embarquée sur FPGA

SII Group; France; Remote; EUR 8,900 - 13,000; Part time

Job summary

SII Group recherche un élève ingénieur en dernière année pour réaliser un démonstrateur matériel illustrant l’approche satellite par vision embarquée. Vous allez prendre en main la chaîne FINN pour générer un accélérateur VHDL et l’intégrer sur une carte AMD/Xilinx UltraScale+.

Le stage implique prétraitement, inférence et restitution visuelle lors de démonstrations publiques. Le candidat doit présenter des compétences solides en VHDL, bonne culture FPGA et idéalement une expérience Python; des

Qualifications

• Élève ingénieur en dernière année avec spécialisation électronique numérique, systèmes embarqués ou FPGA.
• Bonnes compétences en VHDL et culture des architectures FPGA; expérience Python appréciée.
• Connaissances en réseaux de neurones quantifiés (QNN) est un atout.

Responsibilities

• Concevoir et réaliser un démonstrateur matériel destiné à des salons professionnels.
• Prendre en main la chaîne de compilation FINN pour générer un accélérateur VHDL.
• Intégrer l’IP VHDL sur carte AMD/Xilinx UltraScale+ et valider en conditions réelles.
• Participer à l’intégration complète du démonstrateur: prétraitement, inférence, post-traitement et restitution visuelle.
• Travailler en autonomie, être rigoureux et motivé par un projet concret de la conception à la démonstration.

Skills

VHDL

Python

FPGA architectures

Education

Dernière année d’école d’ingénieur (électronique / systèmes embarqués / FPGA)

Tools

FINN

Job description

SII Group recherche un élève ingénieur en dernière année pour réaliser un démonstrateur matériel illustrant l’approche satellite par vision embarquée. Vous allez prendre en main la chaîne FINN pour générer un accélérateur VHDL et l’intégrer sur une carte AMD/Xilinx UltraScale+.

Le stage implique prétraitement, inférence et restitution visuelle lors de démonstrations publiques. Le candidat doit présenter des compétences solides en VHDL, bonne culture FPGA et idéalement une expérience Python; des