STAGE - Ingénieur(e) R&D - Déploiement d’IA embarquée sur FPGA

SII Group; Toulouse; In loco; EUR 13.000 - 20.000; Tempo pieno

Descrizione del lavoro

SII Group recherche un(e) élève ingénieur en fin d’études pour un stage au Pôle R&D ASPERA, dédié à l’embarqué spatial. Vous porterez le modèle YOLO sur Versal AI Edge et travaillerez sur l’environnement Versal (Vitis, Vivado, AI Engine).

Vous évaluerez latence et consommation, comparerez Versal à l’implémentation actuelle et contribuerez à une méthodologie réutilisable d’intégration. Stage exige autonomie, rigueur et intérêt pour les architectures FPGA; connaissances en Linux embarqué et

Competenze

• Élève ingénieur en dernière année, spécialisation systèmes embarqués, IA ou électronique.
• Bonnes compétences en développement logiciel et autonomie.
• Connaissances Linux embarqué, traitement d’images et déploiement de modèles de détection.
• Intérêt pour les architectures FPGA et expérience YOLO est un plus.

Mansioni

• Prendre en main l’environnement Versal (Vitis, Vivado, AI Engine).
• Porter et optimiser le modèle YOLO sur Versal AI Edge.
• Comparer les performances (latence, consommation, précision) CPU/GPU/Versal.
• Contribuer à une méthodologie d’intégration réutilisable (prétraitement, inférence, post-traitement).

Conoscenze

Linux embarqué

Vision par ordinateur

Développement logiciel

Architecture FPGA

Portage YOLO

Formazione

Élève ingénieur en dernière année (informatique/électronique/systemes embarqués)

Strumenti

Versal Vitis

Vivado

AI Engine Tools

Descrizione del lavoro

Contexte :

Au sein du Pôle R&D, vous rejoignez l’équipe ASPERA qui travaille sur des solutions pour le guidage autonome de satellite afin d’effectuer des opérations de services en orbite pour optimiser le cycle de vie ainsi que la ré-usabilité des équipements. Cette navigation autonome repose notamment sur un modèle de détection d’objets de type YOLO, aujourd’hui déployé sur les calculateurs embarqués du démonstrateur ASPERA.

Objectifs de la mission :

AMD/Xilinx Versal est une nouvelle génération de SoC adaptatif combinant logique programmable (FPGA), cœurs de traitement et moteurs dédiés à l’IA (AI Engines). Cette architecture hétérogène ouvre la voie à des gains significatifs de performance et d’efficacité énergétique pour l’inférence de modèles d’IA embarqués, par rapport aux calculateurs de type MPSoC actuellement utilisés sur les démonstrateurs ASPERA. Vous explorerez le potentiel de la technologie Versal AI Edge pour l’embarqué spatial, en portant sur cette nouvelle cible le modèle de détection YOLO actuellement utilisé par ASPERA. Les travaux visent à évaluer et optimiser les performances de ce modèle sur les AI Engines de Versal, et à poser les bases d’une méthodologie de déploiement réutilisable pour les futurs projets de l’équipe.

Dans le cadre de ce stage, vous serez amené(e) à :

• Prendre en main l'environnement de développement Versal (Vitis, Vivado, AI Engine Tools)
• Porter et optimiser le modèle YOLO utilisé par ASPERA sur l'architecture AMD/Xilinx Versal AI Edge
• Comparer les performances (latence, précision, consommation) entre l'implémentation actuelle sur DPU/MPSoC et la nouvelle cible Versal
• Contribuer à une méthodologie d'intégration réutilisable, comprenant prétraitement, inférence sur AI Engine et post traitement.

Élève ingénieur en dernière année avec une spécialisation en systèmes embarqués, électronique numérique, informatique industrielle ou IA embarquée. Vous possédez de bonnes compétences en développement logiciel et un intérêt marqué pour les architectures FPGA. Des connaissances en Linux embarqué, traitement d’images ou déploiement de modèles de détection d’objets constituent un atout. Vous êtes autonome, rigoureux(se) et motivé(e) par les défis techniques de R&D.