Ingénieur IA pour l’Intégration RTL (ASIC/FPGA)

NXP Semiconductors NV

Valbonne

Sur place

EUR 10 000 - 15 000

Plein temps

Il y a 12 jours
Générateur de candidature

Une candidature complète en une minute — CV personnalisé et lettre de motivation, prêts à envoyer.

Passez les filtres ATS

Avantages offerts par ce poste

Aide à la mobilité

Résumé du poste

NXP Semiconductors NV recrute un stagiaire de fin d'études pour concevoir et développer une solution IA visant à fiabiliser l'intégration des IP RTL dans des projets ASIC/FPGA. Le stage se déroule au sein du département Digital HW/SoC à Valbonne, dans une équipe dédiée à l'intégration numérique et à la vérification.

Le poste requiert une formation Bac+5 en microélectronique ou informatique, des compétences en Verilog/SystemVerilog/VHDL, et une expérience en scripting (Python/Perl) sous Linux.

Qualifications

  • Niveau Master ou équivalent (Bac+5) en microélectronique, électronique numérique, conception de circuits intégrés, systèmes embarqués ou génie informatique.
  • Connaissance RTL numérique, Verilog/SystemVerilog ou VHDL.
  • Développement logiciel et scripting (Python/Perl) et environnement Linux.
  • Connaissances souhaitées des protocoles matériels (AXI/APB/AHB).

Responsabilités

  • Étudier les problématiques d'intégration RTL dans les environnements ASIC et FPGA.
  • Prendre en main l'outil d'Intelligence Artificielle interne NXP.
  • Analyser les flux d'intégration et de vérification utilisés par l'équipe.
  • Identifier les points de friction et les erreurs récurrentes lors de l'intégration d'IP.
  • Développer un prototype d'outil d'aide à l'intégration et générer des rapports d'analyse exploitables.

Connaissances

RTL digital design
Verilog
SystemVerilog
VHDL
Python/Perl
Linux

Formation

Master en Microélectronique / Électronique numérique / Conception de circuits intégrés / Systèmes embarqués / Génie informatique

Outils

ASIC/FPGA simulation tools
Synthesis tools

Description du poste

NXP Semiconductors NV recrute un stagiaire de fin d'études pour concevoir et développer une solution IA visant à fiabiliser l'intégration des IP RTL dans des projets ASIC/FPGA. Le stage se déroule au sein du département Digital HW/SoC à Valbonne, dans une équipe dédiée à l'intégration numérique et à la vérification.

Le poste requiert une formation Bac+5 en microélectronique ou informatique, des compétences en Verilog/SystemVerilog/VHDL, et une expérience en scripting (Python/Perl) sous Linux.

Obtenez votre examen gratuit et confidentiel de votre CV.

ou faites glisser et déposez votre fichier ici.

Similar jobs

Postes similaires à comparer

Ingénieur IA:Génération semi-automatique de tests et modèles
Ingénieur IA:Génération semi-automatique de tests et modèles

NXP Semiconductors • Toulouse

Sur place
EUR 11 000 - 17 000
Stage IA: VIP et Assertions pour IP mixtes
Stage IA: VIP et Assertions pour IP mixtes

NXP Semiconductors • Toulouse

Sur place
EUR 13 000 - 17 000
Stage Ingénieur : Application de lIntelligence Artificielle à lintégration de blocs RTL (ASIC/FPGA) (H/F)
Stage Ingénieur : Application de lIntelligence Artificielle à lintégration de blocs RTL (ASIC/FPGA) (H/F)

NXP Semiconductors NV • Valbonne

Sur place
EUR 10 000 - 15 000
Aide à la mobilité
Stage IA: VIP et Assertions pour IPs Mixes
Stage IA: VIP et Assertions pour IPs Mixes

NXP Semiconductors NV • Toulouse

Sur place
EUR 10 000 - 15 000
Stage Ingenieur DFT & Automatisation SoC (Design Numerique)
Stage Ingenieur DFT & Automatisation SoC (Design Numerique)

NXP Semiconductors • France

Hybride
EUR 11 000 - 20 000
Ingénieur IP FPGA/ASIC — Dév RTL & Vérif
Ingénieur IP FPGA/ASIC — Dév RTL & Vérif

Elsys Design • Rennes

Sur place
EUR 35 000 - 50 000
10 jours de RTT par an
Allocation repas ou Titre restaurant
Mutuelle Santé Famille
+5
Concepteur FPGA/ASIC F/H
Concepteur FPGA/ASIC F/H

Gestmax • Le Plessis-Robinson

Sur place
EUR 45 000 - 65 000
Ingénieur(e) en Design Digital pour ASIC/FPGA/SOC
Ingénieur(e) en Design Digital pour ASIC/FPGA/SOC

Elsys Design • Vallauris

Sur place
EUR 40 000 - 60 000
Stage DFT pour SoC — Automatisation IA & Script
Stage DFT pour SoC — Automatisation IA & Script

NXP Semiconductors • Valbonne

Sur place
EUR 12 000 - 17 000
Ingénieur SoC/FPGA – RTL, Vérif & Intégration
Ingénieur SoC/FPGA – RTL, Vérif & Intégration

ELSYS Design SA • Rennes

Sur place
EUR 45 000 - 65 000