Stage IA: VIP et Assertions pour IPs Mixes

NXP Semiconductors NV; Toulouse; Sur place; EUR 10 000 - 15 000; Plein temps

Résumé du poste

NXP Semiconductors NV recherche un stagiaire en dernière année pour participer au développement d'un flot de génération assistée par IA destiné à la vérification d'IP mixed-signal à contrôle digital.

Vous analyserez des spécifications, extrayerez les exigences et produirez des livrables SystemVerilog/UVM (agents, monitors, checkers, scoreboards, séquences). Prototypage en Python et intégration en environnement de simulation seront attendus.

Qualifications

• Étudiant(e) en dernière année d'école d'ingénieur ou de master en électronique, microélectronique, systèmes embarqués, informatique industrielle, IA appliquée ou domaine équivalent.
• Bonnes bases en conception digitale et vérification : RTL, SystemVerilog, notions UVM, simulation et debug.
• Intérêt pour les IP mixed-signal, DC/DC et architectures à contrôle digital.
• Connaissances ou forte motivation pour les approches d'IA générative, agents IA et automatisation de génération de code.
• Pratique de Python souhaitée pour le prototypage et l'orchestration de l'agent IA.
• Rigueur, curiosité technique et esprit d'analyse; autonomie.
• Bon niveau d'anglais technique.

Responsabilités

• Participer à la définition et au développement d'un flot de génération assistée par IA pour la vérification d'IP mixed-signal à contrôle digital.
• Analyser des spécifications techniques et en extraire les exigences vérifiables et les scénarios de test.
• Définir une méthodologie de génération automatique ou semi-automatique de VIP.
• Mettre en œuvre un agent IA capable d'assister l'analyse de la spécification et la production de livrables.
• Générer des templates SystemVerilog/UVM : agents, monitors, checkers, scoreboards, séquences et modèles de couverture.
• Proposer et générer des assertions SystemVerilog génériques pour vérifier les protocoles et timings.
• Intégrer les éléments générés dans un environnement de simulation et les valider sur des cas d'usage.
• Documenter l'architecture et les résultats.

Formation

Master en informatique / électronique

Dernière année d'école d'ingénieur

Outils

Python

Description du poste

NXP Semiconductors NV recherche un stagiaire en dernière année pour participer au développement d'un flot de génération assistée par IA destiné à la vérification d'IP mixed-signal à contrôle digital.

Vous analyserez des spécifications, extrayerez les exigences et produirez des livrables SystemVerilog/UVM (agents, monitors, checkers, scoreboards, séquences). Prototypage en Python et intégration en environnement de simulation seront attendus.