Ingénieur Design FPGA — Développement d'IPs & Vérification

Elsys Design

Brest

Sur place

EUR 45 000 - 60 000

Plein temps

14 jours+

Recevez plus de réponses des employeurs

Envoyez un CV adapté au poste en quelques minutes.

Avantages offerts par ce poste

RTT 10 jours

Titre restaurant

Mutuelle santé

Compte Epargne Temps

Participation et Intéressement

Cooptation 1000/1500€

Prime vacances

Prime transport

Résumé du poste

ELSYS Design recherche un ingénieur(e) en microélectronique pour concevoir et intégrer des IPs sur FPGA et/ou ASIC. Vous travaillerez en équipe sous la supervision du leader technique pour assurer le bon développement et l’intégration des IPs au niveau top.

Le poste est basé à Brest, avec l’agence de rattachement à Rennes, et requiert un diplôme BAC+5 en électronique ainsi qu’une première expérience sur FPGA/ASIC numériques et des compétences en VHDL/Verilog/SystemVerilog.

Qualifications

Diplôme d'ingénieur BAC+5 en électronique.
Expérience sur FPGA ou ASIC numériques.
Bonne connaissance des langages VHDL, Verilog ou SystemVerilog.

Responsabilités

Participer à la définition de l’architecture des IPs.
Implémenter la description RTL des blocs.
Intégrer au niveau top level.
Vérifier les modules en Tests Unitaires.
Construire et exécuter les plans de vérification avec l’équipe Vérification.
Rédiger la documentation interne et externe.

Description du poste

ELSYS Design recherche un ingénieur(e) en microélectronique pour concevoir et intégrer des IPs sur FPGA et/ou ASIC. Vous travaillerez en équipe sous la supervision du leader technique pour assurer le bon développement et l’intégration des IPs au niveau top.

Le poste est basé à Brest, avec l’agence de rattachement à Rennes, et requiert un diplôme BAC+5 en électronique ainsi qu’une première expérience sur FPGA/ASIC numériques et des compétences en VHDL/Verilog/SystemVerilog.

Obtenez votre examen gratuit et confidentiel de votre CV.

ou faites glisser et déposez votre fichier ici.

Postes similaires à comparer

Ingénieur IP FPGA/ASIC — Dév RTL & Vérif

Ingénieur IP FPGA/ASIC — Dév RTL & Vérif

Elsys Design • Rennes

Sur place

EUR 35 000 - 50 000

10 jours de RTT par an

Allocation repas ou Titre restaurant

Mutuelle Santé Famille

+5

Ingénieur Design FPGA - Brest

Ingénieur Design FPGA - Brest

Elsys Design • Brest

Sur place

EUR 45 000 - 60 000

RTT 10 jours

Titre restaurant

Mutuelle santé

+5

Ingénieur Design ASIC/FPGA - H/F

Ingénieur Design ASIC/FPGA - H/F

Elsys Design • Rennes

Sur place

EUR 35 000 - 50 000

10 jours de RTT par an

Allocation repas ou Titre restaurant

Mutuelle Santé Famille

+5

Ingénieur FPGA - Systèmes embarqués & Sécurité

Ingénieur FPGA - Systèmes embarqués & Sécurité

Elsys Design • Bourges

Sur place

EUR 45 000 - 60 000

Ingénieur Vérification SoC/FPGA

Ingénieur Vérification SoC/FPGA

Elsys Design • Cesson-Sévigné

Sur place

EUR 35 000 - 50 000

10 jours de RTT par an

Allocation repas ou titre restaurant

Mutuelle santé famille

+5

Concepteur FPGA/ASIC F/H

Concepteur FPGA/ASIC F/H

Gestmax • Le Plessis-Robinson

Sur place

EUR 45 000 - 65 000

Ingénieur(e) expérimenté(e) en Digital Design ASIC/FPGA (H/F)

Ingénieur(e) expérimenté(e) en Digital Design ASIC/FPGA (H/F)

Elsys Design • Toulouse

Sur place

EUR 40 000 - 60 000

10 RTT / an

Horaires souples

Télétravail possible

+3

Ingénieur FPGA Junior — Conception et Vérification RTL

Ingénieur FPGA Junior — Conception et Vérification RTL

Expleo • Mérignac

Sur place

EUR 45 000 - 65 000

Télétravail

Chèque vacances

Subvention sportive

+8

Ingénieur(e) Design FPGA / SoC (H/F)

Ingénieur(e) Design FPGA / SoC (H/F)

Elsys Design • Toulouse

Sur place

EUR 45 000 - 65 000

10 jours de RTT par an

Allocation repas prise en charge

Mutuelle Santé Famille

+4

Ingénieur Design FPGA / SoC (H/F) - Jeune diplômé

Ingénieur Design FPGA / SoC (H/F) - Jeune diplômé

Elsys Design • Cachan

Sur place

EUR 45 000 - 65 000

10 jours RTT

Repas/Titre restaurant

Mutuelle Santé Famille

+4

Lieux principaux