Ingénieur en DFT (Design For Testability) pour cible ASIC F/H

ELSYS Design SA; Valbonne; Presencial; EUR 60.000 - 85.000; Jornada completa

Ventajas ofrecidas por este puesto de trabajo

RTT 10 jours / an

Repas ou Titre-restaurant

Mutuelle santé famille

Compte Epargne Temps

Participation et Intéressement

Prime de cooptation

Prime de vacances

Prime Transport 200 € net/an et 50 €/

Descripción de la vacante

ELSYS Design recherche un ingénieur spécialisé en DFT pour intégrer et optimiser les tests au sein du flux RTL/ASIC. Vous définirez les spécifications DFT, travaillerez avec les équipes de conception et de vérification, et générerez des patterns de test robustes.

Vous mettrez en place des chaînes de scan, ATPG et BIST, et vous réaliserez des vérifications approfondies afin d'assurer une fiabilité maximale du produit final. Anglais technique requis et collaboration transversale assurée.

Formación

• Maîtrise des langages RTL (VHDL/Verilog/SystemVerilog).
• Connaissance du flow de développement d'un ASIC.
• Anglais technique avancé.

Responsabilidades

• Contribuer à la définition et à l'architecture DFT.
• Intégrer et optimiser la DFT dans le design RTL (RTL/ASIC).
• Générer des patterns de test et concevoir des chaînes de scan, ATPG et BIST.
• Réaliser des vérifications exhaustives des mécanismes de test et garantir leur robustesse.
• Proposer et mettre en œuvre des tests pertinents pour assurer la qualité finale de l'ASIC.

Conocimientos

VHDL

Verilog

SystemVerilog

ASIC开发流程

Educación

Diplôme d'ingénieur en microélectronique

Herramientas

Tessent DFTAdvisor

Mentor Fastscan

Descripción del empleo

Description de l'offre

Dans le cadre d'un projet de développement d'un nouvel circuit intégré, nous recherchons un ingénieur spécialisé en DFT.

Vos tâches seront les suivantes:

Contribuer de manière proactive à la définition des spécifications et à l'architecture de la DFT:

Travailler en étroite collaboration avec les équipes impliquées dans le projet pour définir les exigences et l'architecture du Design for Test, assurant ainsi une conception alignée sur les normes de qualité élevées.

Intégrer la DFT de manière optimale dans le design RTL:

Appliquer une approche méthodique pour intégrer efficacement les mécanismes de test au niveau du Register-Transfer Level (RTL), garantissant ainsi une cohérence totale avec la vision du projet.

Générer des patterns de test exhaustifs:

Concevoir et mettre en œuvre des patterns de test robustes pour assurer une couverture complète des fonctionnalités de l'ASIC, contribuant ainsi à la fiabilité et à la qualité du produit final.

Définir et insérer des chaînes de scan, ATPG, BIST, et gérer l'injection de fautes:

Mettre en place des stratégies avancées, telles que la génération automatique de patterns de test (ATPG), Built-In Self-Test (BIST), et la gestion proactive de l'injection de fautes, afin d'optimiser les performances du processus de test.

Réaliser une vérification approfondie de la DFT:

Effectuer des vérifications exhaustives pour garantir la robustesse et l'efficacité des mécanismes de test, assurant ainsi une fiabilité maximale pendant toute la durée de vie du produit.

Mettre en place des tests pertinents pour garantir la qualité du produit final:

Concevoir des tests adaptés pour évaluer la fonctionnalité complète de l'ASIC, contribuant ainsi à l'assurance qualité tout au long du cycle de développement.

Fournir un support essentiel aux équipes de conception, de vérification et d'implémentation en back-end:

Collaborer activement avec les équipes interfonctionnelles, offrant un soutien technique pour garantir une intégration fluide et réussie de la DFT dans l'ensemble du processus de développement du circuit intégré.

L'agence de rattachement de cette offre se situe à Nice-sophia-antipolis.

Profil recherché

Diplôme d'ingénieur en microélectronique ou domaine connexe.

Première expérience réussie en tant qu'ingénieur spécialisé en DFT.

Maîtrise du flow de développement d'un ASIC.

Maitrise des langages RTL tels que VHDL, Verilog ou SystemVerilog.

Culture technique solide permettant des échanges efficaces avec les ingénieurs de conception, de vérification et d'implémentation.

Expérience avérée avec des outils tels que :

• Tessent DFTAdvisor ou Fastscan de Mentor

Compétence avancée en anglais à l'écrit et à l'oral.

Avantages salariaux

• 10 jours de RTT par an
• Allocation repas ou Titre restaurant presque intégralement pris en charge
• Mutuelle Santé Famille
• Compte Epargne Temps
• Participation et Intéressement
• Prime de cooptation de 1000 ou 1500 €
• Prime de vacances
• Prime Transport de 200 € net par an et 50 € brut mensuel.

Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?