Ingénieur en Implémentation Physique (Backend) sur cible ASIC/SOC F/H

ELSYS Design SA

Valbonne

Sur place

EUR 60 000 - 90 000

Plein temps

Il y a 1 heure
Soyez parmi les premiers à postuler
Générateur de candidature

Une candidature sur mesure pour ce poste — un CV personnalisé et une lettre de motivation qui correspondent directement à l’offre.

Passez les filtres ATS

Avantages offerts par ce poste

10 jours de RTT par an
Allocation repas ou Titre restaurant
Mutuelle Santé Famille
Compte Epargne Temps
Participation et Intéressement
Prime de cooptation
Prime de vacances
Prime Transport

Résumé du poste

ELSYS Design recherche un ingénieur en Implémentation Physique pour conduire l’ensemble du flux, de la synthèse vers le GDSII, sur des cibles ASIC/SOC.

Vous maîtrisez IC Compiler et Innovus, et vous appliquez des techniques DFT, des vérifications d'équivalence et des simulations gate‑level pour garantir la fiabilité.

Vous supervisez le placement, l’horlogerie, le routage et les vérifications d’approbation, puis vous finalisez le fichier GDSII prêt à fabriquer.

Qualifications

  • Maîtrise TCL ou Python pour scripting et automatisation.
  • Connaissance avancée de Verilog et SystemVerilog.
  • Expérience en implémentation physique sur ASIC/SOC, floorplanning et routage.

Responsabilités

  • Conduire l’implémentation physique et la synthèse vers le format GDSII.
  • Réaliser les vérifications d'équivalence et les simulations Gate‑Level.
  • Effectuer les analyses Timings et le debugging.
  • Superviser le placement, l’optimisation et la synthèse de l’arbre d’horloge et le routage.
  • Réaliser les vérifications d’approbation et finaliser le GDSII.

Connaissances

TCL
Python
Verilog
SystemVerilog
Anglais (écrit et oral)

Formation

Ingénieur(e) de formation

Outils

IC Compiler
Innovus

Description du poste

Implémentation Physique (Synthèse vers GDSII) :

Conduire l'ensemble du processus d'implémentation physique, assurant une transformation efficace du design et de la synthèse vers le format GDSII.

Maîtriser les outils d'implémentation physique orientés ASIC tels que IC Compiler de Synopsys et Innovus de Cadence pour optimiser les performances du design tout en respectant les contraintes.

Intégrer des techniques de DFT pour garantir la testabilité du produit final, en mettant en œuvre des mécanismes de test efficaces.

Vérifications d'équivalence et Simulation Gate-Level :

Exécuter des vérifications d'équivalence à différentes étapes du flux de conception, tout en assurant des simulations gate-level pour valider le comportement du design.

Analyses Timings et Debug :

Mener des analyses minutieuses des timings pour optimiser les performances du circuit, tout en identifiant et résolvant rapidement les problèmes de conception.

Placement, optimisation, synthèse de l'arbre d'horloge et routage :

Superviser le placement stratégique des composants, l'optimisation globale du design, la synthèse de l'arbre d'horloge et le routage, garantissant ainsi une intégrité du signal optimale.

Vérifications d'approbation :

Initier des vérifications rigoureuses pour garantir que le design répond aux normes requises, assurant ainsi que la puce puisse être fabriquée avec succès.

Ecriture du GDSII :

Finaliser le processus en générant le fichier GDSII, prêt à être utilisé dans la phase de fabrication.

L'agence de rattachement de cette offre se situe à Nice-sophia-antipolis.

Description de l'offre

Implémentation Physique (Synthèse vers GDSII) :

Conduire l'ensemble du processus d'implémentation physique, assurant une transformation efficace du design et de la synthèse vers le format GDSII.

Maîtriser les outils d'implémentation physique orientés ASIC tels que IC Compiler de Synopsys et Innovus de Cadence pour optimiser les performances du design tout en respectant les contraintes.

Intégrer des techniques de DFT pour garantir la testabilité du produit final, en mettant en œuvre des mécanismes de test efficaces.

Vérifications d'équivalence et Simulation Gate-Level :

Exécuter des vérifications d'équivalence à différentes étapes du flux de conception, tout en assurant des simulations gate-level pour valider le comportement du design.

Analyses Timings et Debug :

Mener des analyses minutieuses des timings pour optimiser les performances du circuit, tout en identifiant et résolvant rapidement les problèmes de conception.

Placement, optimisation, synthèse de l'arbre d'horloge et routage :

Superviser le placement stratégique des composants, l'optimisation globale du design, la synthèse de l'arbre d'horloge et le routage, garantissant ainsi une intégrité du signal optimale.

Vérifications d'approbation :

Initier des vérifications rigoureuses pour garantir que le design répond aux normes requises, assurant ainsi que la puce puisse être fabriquée avec succès.

Ecriture du GDSII :

Finaliser le processus en générant le fichier GDSII, prêt à être utilisé dans la phase de fabrication.

L'agence de rattachement de cette offre se situe à Nice-sophia-antipolis.

Profil recherché
  • Ingénieur(e) de formation avec une solide expérience en implémentation physique sur des cibles ASIC/SOC.
  • Maitrise des outils tels que IC Compiler de Synopsys et Innovus de Cadence.
  • Compétence avancée dans le langage TCL ou Python.
  • Connaissance approfondie des langages Verilog et/ou SystemVerilog.
  • Expérience dans l'implémentation de blocs en technologie avancée (40, 28nm...) et de floorplanning d'ASIC complexes (15M d'instance et +...).
  • Maîtrise de l'anglais (écrit et oral) pour une coopération efficace avec des ingénieurs anglophones.
Avantages salariaux
  • 10 jours de RTT par an
  • Allocation repas ou Titre restaurant presque intégralement pris en charge
  • Mutuelle Santé Famille
  • Compte Epargne Temps
  • Participation et Intéressement
  • Prime de cooptation de 1000 ou 1500 €
  • Prime de vacances
  • Prime Transport de 200 € net par an et 50 € brut mensuel.
Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?

Obtenez votre examen gratuit et confidentiel de votre CV.

ou faites glisser et déposez votre fichier ici.