Ingénieur FPGA Junior — Conception et Vérification RTL

Expleo; Mérignac; Sur place; EUR 45 000 - 65 000; Plein temps

Avantages offerts par ce poste

Télétravail

Chèque vacances

Subvention sportive

RTT

Compte épargne temps

Tickets restaurant

Prévoyance Santé

Prime de vacances

Prime de cooptation

Transport remboursé

Mobilité durable

Résumé du poste

Expleo recherche un Ingénieur Concepteur FPGA pour un projet Défense en Nouvelle-Aquitaine. Vous participerez à la définition d'une architecture FPGA, au codage RTL et à la simulation, puis à la compilation et à la synthèse.

Titulaire d’un Bac+5 en électronique avec une expérience FPGA, vous rédigez le plan de vérification et concevez le test-bench. Des connaissances en VHDL/Verilog, SystemC et outils Vivado/Quartus sont requises; mobilité nationale possible.

Qualifications

• Profil: Bac+5 en électronique avec expérience sur conception et vérification de FPGA.
• Codage et simulation
• Rédaction du plan de vérification et test-bench des simulations
• VHDL, VERILOG, SystemC, TCL
• Cibles XILINX, ALTERA ou ACTEL
• Vivado/ISE, Quartus II ou Libero
• QUESTA / ModelSIM
• Connaissances synthèse et timing statique (un plus)
• Connaissances DO-254, ECSS (un plus)
• MATLAB / SIMULINK
• C/C++
• OS Temps réel

Responsabilités

• Participer à la définition d’une architecture FPGA
• Codage RTL et simulation par fonction
• Compilation, synthèse
• Rédaction des procédures de test
• Mettre en place un test Bench global
• Passage des tests et récupération des résultats
• Participation aux réunions d’avancement du projet et implication dans l'équipe métier

Connaissances

VHDL

Verilog

SystemC

TCL

C/C++

MATLAB / SIMULINK

OS temps réel

Formation

Bac+5 en électronique

Outils

Vivado/ISE

Quartus II

Libero

ModelSIM

QUESTA

DO-254

Description du poste

Expleo recherche un Ingénieur Concepteur FPGA pour un projet Défense en Nouvelle-Aquitaine. Vous participerez à la définition d'une architecture FPGA, au codage RTL et à la simulation, puis à la compilation et à la synthèse.

Titulaire d’un Bac+5 en électronique avec une expérience FPGA, vous rédigez le plan de vérification et concevez le test-bench. Des connaissances en VHDL/Verilog, SystemC et outils Vivado/Quartus sont requises; mobilité nationale possible.