Ingénieur ASIC Numérique – Prototypage & Tests Cadence

Cnrs Inc

Marseille

On-site

EUR 42,000 - 62,000

Full time

5 days ago
Be an early applicant

A complete application in a minute

Tailored resume and cover letter, ready to send.

Get past ATS filters

Job summary

CNRS à Marseille recherche un/e candidat/e pour le développement de circuits intégrés numériques ASIC complexes. Le poste implique conception, simulation, création de masques et caractérisation, en collaboration avec des laboratoires internationaux dans le cadre de projets de grande envergure.

Vous participerez à l’élaboration des spécifications, à la validation des performances et au développement de bancs d’essai, avec une présentation des résultats en anglais.

Qualifications

  • Excellente connaissance de l'électronique numérique et de l'environnement microélectronique mixte.
  • Expérience dans la conception de circuits intégrés ASIC mixtes complexes.
  • Maîtrise des outils CAO et de simulation modernes (suite CADENCE).
  • Connaissance de langages modernes utilisés dans le domaine: VHDL, Verilog, SystemVerilog, C/C++, SystemC, Matlab, Python.
  • Connaissances générales en instrumentation et protocoles d’interconnexion.
  • Expérience dans la conception et le développement de systèmes de test et dans la collecte et l’analyse de données.
  • Capacité à travailler au sein d’une équipe de recherche et dans un environnement international.
  • Anglais: lecture, compréhension, expression orale, niveau B2.

Responsibilities

  • Élaborer conjointement et rédiger les spécifications des ASIC.
  • Définir la procédure de validation des performances et qualifier les IP.
  • Étudier la technologie, concevoir, simuler et optimiser les performances, notamment en faible consommation.
  • Concevoir des masques en prenant en compte les variations de procédé pour l’irradiation.
  • Mettre au point des bancs d’essai pour caractériser les prototypes et développer les tests.
  • Rédiger et présenter, en anglais, les résultats et la documentation.
  • Participer à l’intégration des systèmes dans les collaborations internationales.

Skills

Numérique électronique
Microélectronique
ASIC design
CADENCE
HDL (VHDL/Verilog)
C/C++
Python
SystemVerilog
Matlab
Instrumentation & tests
Data analysis
Team collaboration
Anglais B2

Education

Diplôme d ingénieur ou équivalent

Tools

CADENCE

Job description

CNRS à Marseille recherche un/e candidat/e pour le développement de circuits intégrés numériques ASIC complexes. Le poste implique conception, simulation, création de masques et caractérisation, en collaboration avec des laboratoires internationaux dans le cadre de projets de grande envergure.

Vous participerez à l’élaboration des spécifications, à la validation des performances et au développement de bancs d’essai, avec une présentation des résultats en anglais.

Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

Ingénieure ASIC – Architecte RTL & Vérif (Remote)
Ingénieure ASIC – Architecte RTL & Vérif (Remote)

Capgemini Engineering • Blagnac

Hybrid
EUR 65,000 - 95,000
Télétravail possible
Formations et certifications
Plan actionnariat
Ingénieur Conception Numérique ASIC Mixed-Signal (H/F) - 112026/PST/ERZ
Ingénieur Conception Numérique ASIC Mixed-Signal (H/F) - 112026/PST/ERZ

SERMA Ingénierie • Toulouse

On-site
EUR 60,000 - 95,000
Ingénieur R&D ASIC — Architecture, RTL & DFT
Ingénieur R&D ASIC — Architecture, RTL & DFT

Capgemini • Paris

Hybrid
EUR 70,000 - 110,000
Télétravail international
Formations et certifications
Plan d’actionnariat
+2
Ingénieure R&D ASIC — Télétravail et Impact
Ingénieure R&D ASIC — Télétravail et Impact

Capgemini Engineering • Cesson

Remote
EUR 60,000 - 90,000
Télétravail possible dans un cadre pro
Formations et certifications en libre‑
Plan d’actionnariat
Ingénieur ASIC Digital — Physical Implementation Senior
Ingénieur ASIC Digital — Physical Implementation Senior

Serma Group • Paris

On-site
EUR 65,000 - 90,000
Ingénieur RTL Front-End ASIC – Design & SoC Innovant
Ingénieur RTL Front-End ASIC – Design & SoC Innovant

Capgemini Engineering • Montbonnot-Saint-Martin

Remote
EUR 50,000 - 70,000
Télétravail France et international
Égalité pro et parentalité
Mobilité durable
Ingénieur R&D ASIC – RTL, DFT & GDSII
Ingénieur R&D ASIC – RTL, DFT & GDSII

Capgemini • France

Hybrid
EUR 60,000 - 90,000
Télétravail international
Formations libres accès
Intégration 9 mois
+3
Ingénieur R&D ASIC — Architecture, RTL & DFT (Remote)
Ingénieur R&D ASIC — Architecture, RTL & DFT (Remote)

Capgemini • France

Hybrid
EUR 60,000 - 95,000
Télétravail
Formations pro
Mobilité durable
+1
Ingénieur ASIC/Chiplet: RTL-to-GDSII, DFT & Tape-out
Ingénieur ASIC/Chiplet: RTL-to-GDSII, DFT & Tape-out

Service Formation Continue Université de Montpellier • Montpellier

Hybrid
EUR 27,000 - 36,000
Formation continue et développement
Congés généreux (46 jours/an)
Télétravail partiel
+1
Ingénieur(e) en Design Digital pour ASIC/FPGA/SOC
Ingénieur(e) en Design Digital pour ASIC/FPGA/SOC

Elsys Design • Vallauris

On-site
EUR 40,000 - 60,000