Design Verification Engineer

NanoXplore SAS; Sèvres; Hybride; EUR 55 000 - 75 000; Plein temps

Avantages offerts par ce poste

2 jours de télétravail par semaine

Équipe dynamique et engagée

Résumé du poste

NanoXplore SAS recherche un.e Ingénieur.e Design Vérification FPGA/IP pour assurer la fiabilité des blocs IP et garantir robustesse et conformité des designs. Vous participerez à la définition des stratégies de vérification et piloterez les tests fonctionnels et les scénarios.

L’environnement inclut UVM, Python et collaboration étroite avec les équipes RTL et validation. Ce poste s’inscrit dans une dynamique de forte expansion au sein d’un groupe européen, avec 2 jours de télétravail par semaine

Qualifications

• Diplômé(e) d'une école d'ingénieur ou Master en électronique.
• Bon niveau d’anglais pour lire et rédiger la documentation technique.
• Expérience en vérification FPGA/ASIC et design digital.

Responsabilités

• Piloter les activités de vérification et définir la stratégie adaptée au bloc IP.
• Élaborer les plans de test, critères de couverture et objectifs de validation.
• Définir et implémenter les scénarios de test (normaux et limites).
• Réaliser les simulations et analyser les résultats.
• Mettre en place les tests de non-régression et le suivi de couverture.
• Collaborer avec les équipes RTL et validation et améliorer les méthodologies.

Connaissances

Rigueur et précision

Autonomie

Rédaction technique

Esprit d’équipe

Gestion des risques

Formation

Diplôme d’ingénieur ou Master en électronique

Outils

Questa/ModelSim

Linting

Git/SVN

Python

FPGA/ASIC verification tools

AXI/AHB/APB

Description du poste

NanoXplore, leader européen, est pionnière dans le développement de composants SoC FPGA dédiés à l’aérospatiale et à la défense. Implantée à Sèvres (92), Montpellier (34) et Grenoble (38), nous renforçons nos équipes pour accompagner notre forte expansion.

Aujourd’hui, nous recherchons un.e Ingénieur.e "Design Vérification FPGA/IP" pour compléter notre talentueuse équipe. Vous contribuerez ainsi à la fiabilité de nos blocs IP en définissant et en exécutant les stratégies de vérification qui garantissent robustesse, performance et conformité de nos designs.

1) Pilotage des activités de vérification

• Définir la stratégie de vérification adaptée au bloc IP.
• Élaborer les plans de test, définir les critères de couverture et les objectifs de validation.
• Définir et implémenter les scénarios de test, incluant les cas nominaux et les cas limites.
• Réaliser l’ensemble des simulations fonctionnelles et analyser les résultats.
• Mettre en place et maintenir les tests de non‑régression.
• Assurer le respect d’un process normé, en particulier dans les environnements critiques.

2) Développement et amélioration de l’environnement de vérification

• Mettre en place, améliorer ou maintenir l'environnement de vérification (UVM ou équivalent).
• Automatiser les tâches via scripting (Python ou autres).
• Garantir la cohérence des travaux entre les disciplines R&D et la bonne gestion des dépendances.
• Assurer le suivi de la couverture de code et de la couverture fonctionnelle.
• A Utiliser les outils de linting et formaliser les résultats.
• Travailler en étroite collaboration avec les équipes RTL sur les aspects fonctionnels et architecturaux.
• Coordonner avec l’équipe validation pour assurer une cohérence globale du cycle de développement.
• Contribuer à l’amélioration continue des méthodologies internes de vérification

Ce que nous chercherons à évaluer à travers votre profil :

• Rigueur, sens du détail et organisation.
• Autonomie et capacité à prioriser plusieurs tâches simultanément.
• Qualités rédactionnelles solides.
• Esprit d’équipe et aisance dans les échanges techniques.
• Capacité à identifier les risques et à proposer des solutions pragmatiques et efficientes.

Ce qui va aussi compter pour nous :

• Maîtrise des outils de vérification : Questa / ModelSim,
• Outils de couverture de code :Linting.
• Connaissance des protocoles de communication de type AXI / AHB / APB.
• Maîtrise du scripting : Python.
• Connaissance de l'utilisation d'outils de versioning (GIT / SVN).
• Bonne appréhension et connaissance des environnements FPGA.
• Expérience en vérification FPGA / ASIC, IP ou digital design.

Enfin, diplômé.e d'une école d’ingénieur ou Master en électronique, votre niveau d'anglais vous permet de rédiger de la documentation technique et d'échanger aisément.

Ce que nous vous offrons :

• 2 jours de télétravail par semaine
• Des défis techniques enthousiasmants au sein d'équipes engagées, compétentes et talentueuses
• Un environnement de travail sain où l'équilibre vie privé/vie professionnel est préservé.

-> Date de démarrage : dès que possible et selon vos disponibilités.