CIFRE - Modèles de défauts liés au laser (F/H)

STMicroelectronics France

Crolles

On-site

EUR 16,000 - 22,000

Full time

10 hours ago
Be an early applicant

Get a reply from this employer

Your resume and cover letter, tailored to exactly what they’re hiring for.

Get past ATS filters

Job summary

STMicroelectronics France recherche un candidat pour une thèse en sécurité hardware, axée sur l’injection de fautes par laser et la corrélation avec des mesures sur des puces silicium. Le travail se déroule au sein du laboratoire de Crolles et impliquera des tests expérimentaux sur technologies FDSOI 28 nm et P18 nm.

Le candidat doit maîtriser la microélectronique et la physique des semi‑conducteurs, avec des connaissances en électronique analogique. Une collaboration avec le CEA est envisagée.

Qualifications

  • Bonnes connaissances en micro‑électronique et physique des semi‑conducteurs.
  • Connaissances en électronique analogique requises; l’électronique digitale est un plus.

Responsibilities

  • Étudier la corrélation entre analyses par simulation et mesures sur silicium.
  • Conduire des expériences d’injection de fautes par laser sur des puces FDSOI 28 nm et P18 nm.
  • Implémenter des modèles de faute dans les environnements existants et comparer aux données expérimentales.

Skills

Microélectronique
Physique des semi‑conducteurs
Électronique analogique
Électronique digitale

Education

Master en électronique

Job description

Chez STMicroelectronics, nous sommes convaincus que la technologie est un moteur d’innovation et a un impact positif pour les entreprises, les personnes et la société.

En tant qu’acteur mondial des semiconducteurs, nos technologies de pointe et nos composants électroniques sont invisibles mais au cœur du monde d’aujourd’hui.

Rejoindre ST, c’est intégrer une entreprise internationale riche de plus de 115 nationalités, présente dans 40 pays, et rassemblant plus de 50 000 talents passionnés et engagés, tous unis par la volonté de créer et d’inventer la technologie de demain.

Innover demande bien plus que des compétences techniques : cela nécessite des personnes inspirantes, qui savent collaborer avec respect et enthousiasme. Des collaborateurs animés par la passion, prêts à remettre en question le statu quo, à faire avancer l’innovation et à révéler leur plein potentiel.

Venez vivre cette aventure avec nous et contribuez à construire un futur plus intelligent et plus durable, en alliant responsabilité et innovation.

Notre technologie commence avec vous.

La simulation, et plus récemment l’injection de fautes formelle, sont devenues des méthodologies pré-silicium établies pour évaluer la sensibilité des systèmes numériques aux fautes radiatives ou intentionnelles (attaques en faute). Les progrès récents ont étendu l’injection de fautes par simulation aux méthodes formelles, permettant des analyses plus exhaustives du comportement des systèmes numériques sous fautes. Néanmoins, la validité prédictive de ces approches reste fondamentalement limitée par le réalisme du modèle de faute employé.

Les modèles de faute les plus largement utilisés, tels que les modèles d’inversion de bit dans les bascules ou de transitoires dans les portes, ont démontré une capacité prédictive satisfaisante pour les effets radiatifs, en particulier ceux induits par des impacts de particules. Toutefois, pour des mécanismes d’injection plus complexes, tel que ceux relevant d’attaques en sécurité, notamment l’injection de fautes par laser ou sur l’arbre d’horloge (clock-glitch), la sélection d’un modèle de faute approprié reste imparfaite. Une compréhension plus rigoureuse de la correspondance entre les fautes injectées et le comportement résultant du silicium est donc nécessaire afin d’améliorer la confiance dans les prédictions issues de la simulation et des méthodes formelles.

L’objectif de cette thèse est d’étudier la corrélation entre les analyses par simulation ou formelles et les mesures sur silicium, afin d’identifier des modèles de faute produisant des prédictions cohérentes avec les observations expérimentales. L’axe expérimental principal portera sur l’injection de fautes par laser, tandis que d’autres techniques telles que le voltage glitching ou le clock glitching, pourront également être prises en compte en fonction de l’intérêt scientifique et de la faisabilité expérimentale.

La campagne expérimentale s’appuiera sur des puces de test silicium existantes en technologies FDSOI 28 nm et P18 nm (STM32), ainsi que sur une installation laser désormais opérationnelle à ST Crolles. Si nécessaire, des circuits dédiés intégrant des structures de test spécifiquement conçues seront fabriquées et mesurées. Les modèles de faute issus des observations empiriques, corroborés par d’éventuelles simulations TCAD, seront ensuite implémentés dans les environnements de simulation et d’injection formelle de fautes existants à ST. Les prédictions obtenues seront alors comparées aux données expérimentales et les potentielles sources de différence étudiée. Les travaux seront menés en collaboration avec le Head of Hardware Security Division du CEA, ainsi qu’avec la division de ST ayant en charge les systèmes sécurisés.

Le candidat devra avoir de bonnes connaissances en micro‑électronique, physique, physique des semi‑conducteurs et des transistors ainsi que des connaissances en électronique analogique. Des connaissances en électronique digitale seront un plus.

ST est fière d’être certifiée parmi les 17 entreprises mondiales « Global Top Employers 2025 » et d’être la première et unique entreprise de semi‑conducteurs à recevoir cette distinction. ST a été distinguée dans ce classement grâce à sa démarche d’amélioration continue, se démarquant notamment par son engagement en matière d’éthique et d’intégrité, de sens et de valeurs, d’organisation et de gestion du changement, ainsi que par sa stratégie commerciale et ses performances. En France, ST a également obtenu la labélisation Happy Trainee 2025.

Nous cultivons un environnement de travail inclusif et diversifié, où la discrimination n’a pas sa place. Notre ambition est de recruter et de fidéliser des talents reflétant la richesse des sociétés dans lesquelles nous évoluons.

Nous nous engageons à l’équité dans le développement des carrières, les opportunités professionnelles et la rémunération.

Chez ST, nous encourageons les candidats qui ne remplissent pas forcément tous les critères à postuler, car nous croyons en la richesse des parcours variés et offrons de réelles opportunités d’apprentissage et d’évolution. La diversité, l’équité et l’inclusion sont des valeurs fondamentales qui façonnent notre culture d’entreprise.

Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

STAGE: Deep-Learning pour le Guidage d'Injection de Fautes - F/H
STAGE: Deep-Learning pour le Guidage d'Injection de Fautes - F/H

Strategic Micro Systems of NJ, LLC. • Rousset-Serre-Ponçon

On-site
EUR 12,000 - 17,000
STAGE: Deep-Learning pour le Guidage d'Injection de Fautes - F/H
STAGE: Deep-Learning pour le Guidage d'Injection de Fautes - F/H

STMicroelectronics France • Rousset-Serre-Ponçon

On-site
EUR 12,000 - 17,000
CDI - GRENOBLE - Expert en Validation Sécurité des composants par injections de fautes H/F
CDI - GRENOBLE - Expert en Validation Sécurité des composants par injections de fautes H/F

STMicroelectronics • Rousset-Serre-Ponçon

On-site
EUR 90,000 - 130,000
STAGE: Deep-Learning pour le Guidage d'Injection de Fautes - F/H
STAGE: Deep-Learning pour le Guidage d'Injection de Fautes - F/H

STMicroelectronics • Rousset-Serre-Ponçon

On-site
EUR 13,000 - 20,000
STAGE - Développement d'observateurs de fautes pour microcontrolleur HW/SW - F/H
STAGE - Développement d'observateurs de fautes pour microcontrolleur HW/SW - F/H

Strategic Micro Systems of NJ, LLC. • Grenoble

On-site
EUR 12,000 - 18,000
CDI - Architecte Sécurité Hardware SoC H/F
CDI - Architecte Sécurité Hardware SoC H/F

Strategic Micro Systems of NJ, LLC. • Grenoble

On-site
EUR 85,000 - 110,000
CDI - Senior SoC Digital Design Engineer – Digital Mixed-Signal IC F/H
CDI - Senior SoC Digital Design Engineer – Digital Mixed-Signal IC F/H

Strategic Micro Systems of NJ, LLC. • Grenoble

On-site
EUR 90,000 - 130,000
CDI - Senior SoC Digital Design Engineer – Digital Mixed-Signal IC F/H
CDI - Senior SoC Digital Design Engineer – Digital Mixed-Signal IC F/H

STMicroelectronics • Grenoble

On-site
EUR 85,000 - 120,000
STAGE – IA pour la vérification sécurité d’un CPU RISC-V – F/H
STAGE – IA pour la vérification sécurité d’un CPU RISC-V – F/H

STMicroelectronics • Grenoble

On-site
EUR 13,000 - 18,000
Stage CIFRE possible
Mentorat et travail en équipe
Accès à des outils avancés de sécurité
CIFRE - Multiscale Electro-Thermal Modeling of Silicon Power Devices
CIFRE - Multiscale Electro-Thermal Modeling of Silicon Power Devices

STMicroelectronics France • Rousset-Serre-Ponçon

On-site
EUR 23,000 - 28,000