Ingeniero/a DFT para ASIC/SoC: Test de Alto Valor

Cipherbit - Grupo Oesía; Rivas-Vaciamadrid; Presencial; EUR 40.000 - 65.000; Jornada completa

Descripción de la vacante

Grupo Oesía busca un/a Ingeniero/a de diseño para test (DFT) para diseñar, desarrollar e integrar soluciones de DFT en proyectos con ASICs y SoCs en Madrid.

Se requiere experiencia mínima de 3 años y conocimientos en scan insertion, ATPG, MBIST/LBIST, así como manejo de Cadence y Synopsys. Ofrecemos desarrollo profesional y entorno tecnológico para avanzar en proyectos de alta complejidad.

Formación

• Grado o máster en ingeniería electrónica, telecomunicaciones, tecnologías industriales o similar.
• Experiencia de al menos 3 años en labores DFT (Design for Test) para ASICs o SoCs.
• Conocimientos en scan insertion, ATPG, MBIST y/o LBIST.
• Experiencia en herramientas EDA (Cadence, Synopsys).
• Se valorará: participación en ciclos completos de desarrollo ASIC, experiencia en validación de silicio y bring up, conocimientos en ARM, RISC-V y arquitecturas SoC.

Responsabilidades

• Diseñar e implementar estrategias de testabilidad (DFT; Design for Test) para circuitos ASIC y sistemas SoC.
• Desarrollar estructuras de test y diagnóstico para circuitos integrados como scan chains, MBIST o LBIST.
• Participar en actividades de generación y validación de patrones de test (ATPG).
• Colaborar con los equipos de diseño, verificación e implementación física.
• Analizar métricas de cobertura y optimizar las soluciones de test durante el desarrollo.
• Dar soporte a las actividades de validación de silicio y fabricación.

Conocimientos

DFT

ASIC/SoC

Scan insertion

ATPG

MBIST

LBIST

EDA tools

ARM

RISC-V

Educación

Grado o máster en ingeniería electrónica, telecomunicaciones, tecnologías industriales o similar

Herramientas

Cadence

Synopsys

Descripción del empleo

Grupo Oesía busca un/a Ingeniero/a de diseño para test (DFT) para diseñar, desarrollar e integrar soluciones de DFT en proyectos con ASICs y SoCs en Madrid.

Se requiere experiencia mínima de 3 años y conocimientos en scan insertion, ATPG, MBIST/LBIST, así como manejo de Cadence y Synopsys. Ofrecemos desarrollo profesional y entorno tecnológico para avanzar en proyectos de alta complejidad.