Senior ASIC Design Engineer (m / w / x)

Last Mile Semiconductor GmbH von MINTbund.de; Dresden; Hybrid; EUR 60.000 - 80.000; Vollzeit

Zusammenfassung

Ein innovatives Halbleiterunternehmen in Dresden sucht einen Senior ASIC Design Engineer, der für das RTL-Design digitaler Blöcke und deren Integration verantwortlich ist. Sie arbeiten eng mit einem internationalen Team zusammen und sollten fundierte Kenntnisse in SystemVerilog, Verilog oder VHDL mitbringen. Angebote umfassen hohe Eigenverantwortung, flexible Arbeitszeiten und attraktive Benefits, wie ein kostenloses Jobticket sowie ein Fitnessstudio vor Ort.

Leistungen

Flexibles Arbeiten (1 Homeoffice-Tag pro Woche)

Kostenloses Jobticket oder Jobrad

Kostenlose Nutzung des Fitnessstudios

Qualifikationen

• Abgeschlossenes Studium in relevanter Fachrichtung.
• Fundierte Kenntnisse im ASIC Digital Design.
• Erfahrung in der Anwendung moderner Verifikationsmethoden.

Aufgaben

• Verantwortung für RTL-Design digitaler Blöcke.
• Enge Zusammenarbeit mit Analog- / RF-Team.
• Entwicklung und Durchführung der funktionalen Verifikation.

Kenntnisse

SystemVerilog

Verilog

VHDL

ASIC Digital Design

SoC-Integration

Englischkenntnisse

Ausbildung

Studium der Elektrotechnik, Mikroelektronik oder vergleichbare Fachrichtung

Tools

Moderne Verifikationsmethoden (z.B. UVM)

Jobbeschreibung

Mitarbeit an der Definition und Weiterentwicklung unserer RF System-on-Chip-Architektur

Verantwortung für das RTL-Design digitaler Blöcke und deren Integration auf Systemebene

Enge Zusammenarbeit mit dem Analog- / RF-Team zur Realisierung hochintegrierter RF ASICs

Entwicklung und Durchführung der funktionalen Verifikation auf Block- und Chipebene

Unterstützung bei Qualifikation, Test und Ramp-up unserer Chips

Dokumentation der Entwicklungsprozesse und -ergebnisse

Zusammenarbeit in einem internationalen Team – daher sind gute Englischkenntnisse erforderlich

Dein Profil :

Abgeschlossenes Studium der Elektrotechnik, Mikroelektronik oder einer vergleichbaren Fachrichtung

Fundierte Kenntnisse im ASIC Digital Design, insbesondere in der SoC-Integration

Gute Kenntnisse in SystemVerilog, Verilog oder VHDL

Erfahrung in der Entwicklung und Anwendung moderner Verifikationsmethoden (z.B. UVM)

Idealerweise Erfahrung in der Zusammenarbeit mit Mixed-Signal-Designteams

Kenntnisse in Synthese und Timing-Analyse von Vorteil

Wir bieten :

• Festanstellung mit hoher Eigenverantwortung und sehr guten Entwicklungsmöglichkeiten
• Arbeit in einem internationalen, freundlichen und motivierten Team, das dich bei allen Fragen gerne unterstützt
• Flache Hierarchien, Offenheit für Veränderungen und Wertschätzung deiner Ideen
• Eine wertschätzende Unternehmenskultur, die von einem hohen Maß an Teamgeist und Vertrauen geprägt ist, regelmäßige Teamevents
• flexible Arbeitszeiten (Gleitzeit) mit 1 regulären Homeoffice-Tag pro Woche, weitere Möglichkeiten zum mobilen Arbeiten nach Absprache
• Attraktive Benefits : kostenloses Job- oder Deutschlandticket oder Jobrad (monatliche Pauschale von 55 €) + kostenlose Nutzung des Fitnessstudios im Gebäude
• Helle und komfortable Büros in zentraler Dresdner Lage (Plauen)
• Schnelles und unkompliziertes Bewerbungsverfahren

EBND Hinweis : Bitte bewerben Sie sich ausschließlich über unseren direkten Bewerbungslink gehostet von Empfehlungsbund und MINTbund.de : https : / / www.mintbund.de / jobs / 280553 / senior-asic-design-engineer-m-strich-w-strich-x-in-dresden . Das geht am schnellsten und dort erfahren Sie noch weitere wichtige Details zur Stelle. Wir freuen uns darauf, Sie kennenzulernen!

Schlagwörter : DECT,NR+,5G,IOT,Mikrocontroller,microcontroller,Hardware,smart,Startup,Elektrotechnik,VHDL,Verilog,ASIC,ASIC Engineer,Dresden,SoC,Semiconductor,Halbleiter,Chip,DECT NR+,FPGA,Smart Edge Connectivity,LM10XX,microelectronics,chip design,connectivity, Empfehlungsbund, EBND (MINTbund.de 2vin1dszkd40talent-com)