Reasearch Associate for Design and Verification of RISC-V Systems and HPC Accelerators (m/f/d)

Department Artificial Intelligence in Biomedical Engineering - AIBE@FAU; Erlangen; Vor Ort; EUR 50.000 - 60.000; Vollzeit

Zusammenfassung

Eine führende Forschungseinrichtung in Erlangen sucht eine/n Wissenschaftliche/n Mitarbeiter/in zur Entwicklung und Verifikation von RISC-V Systemen und Hardwarebeschleunigern. Die Position erfordert ein abgeschlossenes Hochschulstudium in digitaler Schaltungstechnik sowie fundierte Kenntnisse in SystemVerilog oder VHDL. Nutzen Sie diese Gelegenheit, um an innovativen Projekten in einem engagierten Team mitzuwirken und profitieren Sie von großzügigen Entwicklungsmöglichkeiten im akademischen Umfeld.

Leistungen

30 Tage Jahresurlaub

Betriebliche Altersvorsorge

Karriereentwicklungsmöglichkeiten

Obst und Getränke in der Mensa

Flexibles Arbeiten

Familienfreundliche Umgebung

Qualifikationen

• Abgeschlossenes akademisches Studium in digitaler Schaltungstechnik oder einem verwandten Bereich.
• Einhaltung der US-Exportbestimmungen (EAR).
• Gute Kenntnisse in SystemVerilog und/oder VHDL.
• Kenntnisse über FPGA- und ASIC-Entwurfsflüsse.
• Ausgezeichnete Englischkenntnisse.

Aufgaben

• Integrierte Hardwarebeschleuniger für maschinelles Lernen in RISC-V-Subsystemen.
• Hardware und hardwarebezogene Software für IoT-Knoten.
• Entwicklung von hard- und softwareoptimierten Architekturen.
• Effiziente funktionale und formale digitale Verifikation.
• Erweiterung der Zusammenarbeit mit Fraunhofer IIS.
• Veröffentlichung und Präsentation von Forschungsergebnissen.

Kenntnisse

SystemVerilog

VHDL

FPGA-Design

ASIC-Design

Englischkenntnisse

Ausbildung

Master/Diplom in digitaler Schaltungstechnik

Jobbeschreibung

Your Workplace

The Institute of System-on-Chip Design at the Faculty of Engineering of Friedrich-Alexander-University Erlangen-Nürnberg (FAU) specializes in the design of digital circuits and is one of the leading institutions in this field. Here, innovative approaches and methods are developed to create efficient and high-performance digital integrated circuits (ICs). The institute places great emphasis on practical research and promotes collaboration with industry to ensure the transfer of knowledge and technologies. The close cooperation with the Fraunhofer Institute for Integrated Circuits (IIS) provides doctoral candidates with unique opportunities to extend their research activities beyond the purely academic context and gain practical experience in industry. With modern laboratories and highly qualified professionals, the institute provides optimal conditions for students and researchers to develop cutting-edge solutions in the field of digital circuit technologies. The position will be within the framework of the Bavarian Chip Design Center (BCDC).

Benefits: We Have a Lot To Offer

• Regular promotion to the next level and increase in salary pursuant to the collective bargaining agreement for the public service of the German Länder (TV-L) or remuneration pursuant to the Bavarian Public Servants Remuneration Act (BayBesG) plus an additional annual bonus
• 30 days annual leave at five working days per week with additional free days on December 24 and 31
• Occupational pension scheme and asset accumulation savings scheme
• Excellent support during the academic qualification phase
• Systematic career development in collaboration with the Graduate Center
• Thorough onboarding process with a dedicated team
• Subsidized food and drinks in our student restaurants
• Place of work within comfortable walking distance of public transport
• Family-friendly environment with childcare options, also during school holidays
• Flexible working hours
• A wide range of training courses and opportunities for professional development
  
  

Your Tasks

• Integrated hardware accelerators for machine learning in RISC-V subsystems
• Hardware and hardware-related software for methods and strategies for battery-powered IoT nodes with an optimized RISC-V processor subsystem for ultra-low power consumption
• Hard- and software co-optimized architectures and strategies for high-performance, energy-efficient hardware accelerators, as well as a System-on-Chip with a RISC-V
• Methods and strategies for efficient functional and formal digital verification, including the emulation of digital System-on-Chip (SoC) with RISC-V and mixed-signal IPs
• Expansion of collaboration with the Fraunhofer IIS and other institutes in the field
• Publication and presentation of research results
• Supervision of Bachelor's and Master's theses, as well as conducting teaching exercises, seminars, or computer labs
  
  

Your Profile

• Completed academic degree (Master's/Diploma) in digital circuit technology or a related field
• The duties require you to comply with US Export Restrictions (EAR) --> https://www.bis.gov/regulations/ear
• Good knowledge of SystemVerilog and/or VHDL
• Knowledge about FPGA design flows as well as ASIC design flows from RTL to GDS
• Excellent English skills
  
  

Wie läuft das Bewerbungsverfahren ab?

• Apply online
• Automatic confirmation of receipt sent by e-mail
• Place of employment views applications
• Invitation to first interview
• 2 Optional invitation to second interview in person at FAU
• Is there a match?
• Employment documents prepared
• Consultation with Staff Council
• Commencement of employment – welcome to FAU
  
  

Notice

Für alle Stellenausschreibungen gilt: Die Friedrich-Alexander-Universität fördert die berufliche Gleichstellung der Frauen. Frauen werden deshalb ausdrücklich aufgefordert, sich zu bewerben.

Schwerbehinderte im Sinne des Schwerbehindertengesetzes werden bei gleicher fachlicher Qualifikation und persönlicher Eignung bevorzugt berücksichtigt, wenn die ausgeschriebene Stelle sich für Schwerbehinderte eignet. Details dazu finden Sie in der jeweiligen Ausschreibung unter dem Punkt "Bemerkungen".

Bei Wunsch der Bewerberin, des Bewerbers, kann die Gleichstellungsbeauftragte zum Bewerbungsgespräch hinzugezogen werden, ohne dass der Bewerberin, dem Bewerber dadurch Nachteile entstehen.

Ausgeschriebene Stellen sind grundsätzlich teilzeitfähig, es sei denn, im Ausschreibungstext erfolgt ein anderweitiger Hinweis.

Release date: 30.07.2025, Poster View

Jetzt bewerben

Application deadline: 10.09.2025

Title Reasearch Associate for Design and Verification of RISC-V Systems and HPC Accelerators (m/f/d) Job start date 01.10.2025 Location Technische Fakultät

Am Wolfsmantel 33

91058 Erlangen Payment TV-L E 13 Working time Vollzeit Weekly working hours 40,00 Std./Woche Limitation Befristete Anstellung: bis 31.12.2027 Contact Prof. Dr. Joachim Rodrigues

• E-Mail: [e-mail]
• Telefon: [phone]