Senior analog ic layout engineer - transistor-level design

Move Silicon; Milano; Ibrido; EUR 44.000 - 60.000; Tempo pieno

Vantaggi offerti da questo lavoro

Buoni pasto elettronici

Assicurazione sanitaria

Bonus annuale

Descrizione del lavoro

Move Silicon cerca un Senior Analog IC Layout Engineer per guidare il layout transistor-level di circuiti analogici e mixed-signal ad alte prestazioni a Milano, affiancando i progettisti nello sviluppo e nella chiusura di tape-out complessi.

Il profilo ideale ha consolidata esperienza in layout analogico, attenzione al dettaglio e autonomia nel sign-off; sarà mentor per i profili junior e opererà in un contesto ibrido tra ufficio e sede.

Competenze

• Laurea triennale/magistrale in Ingegneria Elettronica o affini.
• ≥ 5 anni di esperienza in layout analogico transistor-level su ASIC/SoC.
• Ottima conoscenza di Cadence Virtuoso e concetti PDK.
• Padronanza di design-rule, DRC/LVS e tecniche di matching dispositivi.
• Capacità di lavorare in autonomia su debug/chiusura PEX e sign-off.
• Approccio rigoroso a precisione, ordine, documentazione e collaborazione di team.

Mansioni

• Ownership del layout di blocchi analogici deep-submicron e BCD: amplificatori differential/BDR, riferimenti di banda, regolatori di tensione.
• Definizione di strategie di matching avanzato (centro comune, interdigitazione, simmetrie) e gestione di guard-ring/isolamento substrato.
• Routing manuale di alimentazione e segnali sensibili per minimizzare parassiti e crosstalk.
• Gestione DRC, LVS e PEX con attenzione all'estrazione e sign-off.
• Collaborazione con analog circuit designer per iterazioni layout-VSS, ottimizzazione area/performance e ECO tape-out.
• Contributo al miglioramento di metodologie di layout e checklist interne.
• Preparazione documentazione di release (check-list, waiver, change-log).
• Partecipazione a design review e mentoring di profili junior.

Conoscenze

Transistor-level layout

PDK concepts

Layout sign-off (PEX/DRC/LVS)

Matching techniques (common-centroid,

Formazione

Laurea in Ingegneria Elettronica o affine

Strumenti

Cadence Virtuoso

Descrizione del lavoro

Luogo di lavoro: Milano

Senior Analog IC Layout Engineer - Transistor-Level Design

Divisione Move Silicon (Move S.p.A.)

Chi siamo

Move Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT. Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull'affidabilità e sulla sostenibilità dei nostri progetti.

La posizione

Cerchiamo un/una Senior Analog IC Layout Engineer che guidi la realizzazione del layout transistor-level di circuiti analogici e mixed-signal ad alte prestazioni, affiancando i progettisti nello sviluppo e nella chiusura di tape-out complessi. Il profilo ideale ha esperienza consolidata su layout analogico professionale, eccellente attenzione al dettaglio, autonomia nella gestione del sign-off e capacità di mentorship verso profili junior.

Responsabilità principali

• Ownership del layout di blocchi analogici deep-submicron e BCD: amplificatori fully-differential, band-gap reference, regolatori di tensione, etc.
• Definizione e applicazione di strategie di matching avanzato (common-centroid, interdigitazione, simmetrie), guard-ring, shielding e isolamento substrato, con focus su robustezza a PVT e accoppiamenti.
• Routing manuale di rete di alimentazione e segnali sensibili con minimizzazione di parassite R/C, couplage capacitivo e criticità di integrità (grounding, return paths, crosstalk).
• Esecuzione, debug e chiusura di DRC, LVS e PEX (Cadence Assura/PEX, Siemens Calibre) con responsabilità sulla qualità di estrazione e sulla convergenza verso il sign-off.
• Collaborazione stretta con analog circuit designer per iterazioni di layout-versus-schematic, ottimizzazione area/performance e gestione delle modifiche (ECO) fino a tape-out.
• Contributo al miglioramento delle metodologie di layout e delle checklist interne (regole di stile, review template, best practice di matching/ESD/isolamento).
• Preparazione e validazione della documentazione di release (check-list, waiver, change-log) nel rispetto delle procedure di qualità interne.
• Partecipazione e conduzione di design review, con attività di mentorship/formazione continua su metodologia e tool CAD per risorse junior.

Requisiti

Must-have

• Laurea triennale/magistrale in Ingegneria Elettronica o affini
• ≥ 5 anni di esperienza in layout analogico transistor-level su ASIC/SoC
• Ottima conoscenza di Cadence Virtuoso e concetti PDK
• Padronanza di design-rule, DRC/LVS e tecniche di matching dispositivi
• Capacità di lavorare in autonomia su debug/chiusura PEX e sign-off
• Approccio rigoroso a precisione, ordine, documentazione e collaborazione di team

Nice ti have

• Esperienza su nodi
• Familiarità con metodologie DFM avanzate e vincoli di affidabilità
• Script Skill/TCL/Python per automazione CAD e flussi di verifica
• Conoscenza pratica di ESD e Latch-up prevention
• Esperienza di mentoring e coordinamento tecnico di risorse junior
• Familiarità con review multi-disciplinari e interfaccia con stakeholder esterni

Cosa offriamo

• Economics: tempo indeterminato CCNL Commercio RAL 44-60K (in base all'esperienza) + buoni pasto elettronici.
• Crescita: mentorship strutturata con senior layout engineer, corsi EDA, partecipazione a conferenze (DATE, ISPD).
• Socialità: attività di team-building ed eventi regolari per rafforzare lo spirito di squadra.
• Benefit: bonus annuale legato ai risultati, mensa interna/buoni pasto, assicurazione sanitaria.

Sede di lavoro

Milano (ibrido).

Move-X promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali.

Accogliamo candidati di ogni genere (ai sensi della Legge 903/77). Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) 2016/679 sulla protezione dei dati (GDPR).